掃一掃
關(guān)注中圖網(wǎng)
官方微博
本類五星書更多>
-
>
闖進(jìn)數(shù)學(xué)世界――探秘歷史名題
-
>
中醫(yī)基礎(chǔ)理論
-
>
當(dāng)代中國政府與政治(新編21世紀(jì)公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫(yī)內(nèi)科學(xué)·全國中醫(yī)藥行業(yè)高等教育“十四五”規(guī)劃教材
數(shù)字電路與邏輯設(shè)計(慕課版 支持AR交互) 版權(quán)信息
- ISBN：9787115632371
- 條形碼：9787115632371 ; 978-7-115-63237-1
- 裝幀：平裝
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>
數(shù)字電路與邏輯設(shè)計(慕課版 支持AR交互) 本書特色
1. 重塑課程知識體系，統(tǒng)籌協(xié)調(diào)內(nèi)容布局本書借鑒國內(nèi)外數(shù)字電路課程教材的特點，結(jié)合數(shù)字技術(shù)的發(fā)展和應(yīng)用需求，并統(tǒng)籌考慮教育部工程認(rèn)證及新工科專業(yè)建設(shè)的要求重構(gòu)課程知識體系，在注重基礎(chǔ)理論的同時，減少和刪除陳舊的教學(xué)內(nèi)容，加強(qiáng)可編程邏輯器件和硬件描述語言。為保證知識體系的完整性，本書將Verilog HDL內(nèi)容放在第8章，教師在教學(xué)過程中根據(jù)需要進(jìn)行選擇，可以按照正常章節(jié)順序講授，也可以將第8章內(nèi)容融入各章中去講解。 2. 理論實踐緊密結(jié)合，扎實提高實踐能力本書針對理論知識的講解，編排了與知識點密切相關(guān)的思考題、例題和課后習(xí)題。通過思考題啟迪思維，通過例題與課后習(xí)題加深學(xué)生對知識點的理解。本書加強(qiáng)創(chuàng)新實踐，注重理論與實踐的深度融合，通過配套教學(xué)資源設(shè)計了豐富的實踐教學(xué)案例，通過課內(nèi)實驗加深知識的理解，通過挑戰(zhàn)型實驗進(jìn)行個性化培養(yǎng)，進(jìn)而提高學(xué)生的實踐能力和創(chuàng)新能力。 3. 引入“啟迪式”與“沉浸式”素質(zhì)教育新模態(tài)，實現(xiàn)價值引領(lǐng)與使命擔(dān)當(dāng)教育為保證素質(zhì)教育的教學(xué)效果，本書以配套的素質(zhì)教育案例庫為核心，引入“啟迪式”與“沉浸式”素質(zhì)教育新模態(tài)，構(gòu)建了多位一體的素質(zhì)教育教學(xué)體系。該體系除了課堂素質(zhì)教育，還將素質(zhì)教育目標(biāo)“編碼”到課程設(shè)計中，將素質(zhì)教育貫穿于課程教學(xué)的所有環(huán)節(jié)，涵蓋理論授課、課程作業(yè)和課內(nèi)實驗等，在知識傳承的同時，實現(xiàn)價值引領(lǐng)與使命擔(dān)當(dāng)教育。 4. 巧妙融入新形態(tài)元素，助力讀者高效自學(xué)為使讀者能夠隨時隨地對本書內(nèi)容展開自學(xué)，編者針對本書各章內(nèi)容錄制了慕課視頻，讀者可以通過“人郵學(xué)院”(www.rymooc.com)搜索觀看。同時，針對書中的重點和難點知識，錄制了深入細(xì)致的微課視頻，讀者可以掃描書中微課視頻二維碼進(jìn)行學(xué)習(xí)。此外，針對書中的抽象知識錄制了生動形象的AR交互動畫，立體化打造新形態(tài)教材，助力讀者高效自學(xué)。 5. 配套立體化教輔資源，支持開展混合式教學(xué)編者在完成本書編寫工作的同時，為本書配套建設(shè)了以下四類教輔資源。 文本類：如課程PPT、教案、教學(xué)大綱、課后習(xí)題答案等。 視頻動畫類：如慕課視頻、微課視頻、AR交互動畫等。 手冊類：如學(xué)習(xí)指導(dǎo)、課內(nèi)實驗指導(dǎo)、習(xí)題解析等。 平臺社群類：如題庫系統(tǒng)、教師服務(wù)與交流群(提供樣書免費申請、教輔資源獲取、教學(xué)問題解答、同行教師交流等服務(wù))等。 高校教師可以通過“人郵教育社區(qū)”(www.ryjiaoyu.com)下載上述文本類、手冊類等教輔資源，并獲取題庫系統(tǒng)等的相關(guān)鏈
數(shù)字電路與邏輯設(shè)計(慕課版 支持AR交互) 內(nèi)容簡介
本書是在“新工科”背景下將紙質(zhì)圖書、講解視頻、AR交互動畫和電子文檔等多種元素緊密結(jié)合的新形態(tài)教材。 本書分為四部分。**部分講述數(shù)字電子技術(shù)基礎(chǔ)，共3章，分別為數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)和邏輯門電路。第二部分講述組合與時序邏輯電路，共3章，分別為組合邏輯電路、觸發(fā)器和時序邏輯電路。第三部分講述可編程邏輯電路，共2章，分別為存儲器及可編程邏輯器件、硬件描述語言Verilog HDL。第四部分講述信號與波形，共2章，分別為數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換、脈沖波形的產(chǎn)生與變換。本書知識體系完整、內(nèi)容翔實宜讀、表述縝密嚴(yán)謹(jǐn)、語言通俗易懂，注重理論與實踐的結(jié)合，同時強(qiáng)調(diào)相關(guān)領(lǐng)域新技術(shù)的介紹與應(yīng)用。 本書可作為高等院校電氣類專業(yè)、自動化類專業(yè)、電子信息類專業(yè)、計算機(jī)類專業(yè)等的數(shù)字電路相關(guān)課程的教材，也可作為相關(guān)領(lǐng)域科技人員的參考書。
數(shù)字電路與邏輯設(shè)計(慕課版 支持AR交互) 目錄
【章名目錄】
第 1 章 數(shù)制與編碼
第 2 章 邏輯代數(shù)基礎(chǔ)
第 3 章 邏輯門電路
第 4 章 組合邏輯電路
第 5 章 觸發(fā)器
第 6 章 時序邏輯電路
第 7 章 存儲器及可編程邏輯器件
第 8 章 硬件描述語言Verilog HDL
第 9 章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換
第 10 章 脈沖波形的產(chǎn)生與變換 【詳細(xì)目錄】
第 1 章 數(shù)制與編碼
1.1 數(shù)字信號與數(shù)字電路 2
1.2 數(shù)制 4
1.2.1 數(shù)制概述 4
1.2.2 不同數(shù)制間的轉(zhuǎn)換 7
1.2.3 有符號二進(jìn)制數(shù) 9
1.3 編碼 13
1.3.1 二進(jìn)制編碼 13
1.3.2 二-十進(jìn)制編碼 13
1.3.3 可靠性編碼 15
1.3.4 ASCII 17
1.4 拓展閱讀與應(yīng)用實踐 18
1.5 本章小結(jié) 20
習(xí)題1 21 第 2 章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯變量與邏輯運算 23
2.1.1 3種基本邏輯運算 23
2.1.2 復(fù)合邏輯運算 24
2.1.3 邏輯代數(shù)中的基本公式和常用公式 26
2.1.4 邏輯代數(shù)的基本規(guī)則 28
2.1.5 正邏輯與負(fù)邏輯 29
2.2 邏輯函數(shù)及其表示方法 30
2.2.1 邏輯函數(shù) 30
2.2.2 邏輯函數(shù)的表示方法 31
2.2.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式 33
2.3 邏輯函數(shù)的化簡 36
2.3.1 代數(shù)化簡法 36
2.3.2 卡諾圖化簡法 38
2.4 含有無關(guān)項的邏輯函數(shù)及其化簡 43
2.5 拓展閱讀與應(yīng)用實踐 45
2.6 本章小結(jié) 47
習(xí)題2 47 第 3 章 邏輯門電路
3.1 半導(dǎo)體二極管門電路 51
3.1.1 二極管的開關(guān)特性 51
3.1.2 二極管與門電路 52
3.1.3 二極管或門電路 52
3.2 CMOS邏輯門 53
3.2.1 MOS管的開關(guān)特性 53
3.2.2 CMOS反相器 55
3.2.3 其他CMOS邏輯門電路 59
3.3 TTL集成邏輯門 65
3.3.1 雙極型晶體管的開關(guān)特性 65
3.3.2 標(biāo)準(zhǔn)TTL與非門的電路結(jié)構(gòu)和工作原理 66
3.3.3 集電極開路門電路 74
3.3.4 三態(tài)門 77
3.4 ECL邏輯門 79
3.4.1 ECL或/或非門的工作原理 79
3.4.2 ECL門的特點 80
3.5 拓展閱讀與應(yīng)用實踐 81
3.5.1 TTL改進(jìn)系列門電路簡介 81
3.5.2 門電路驅(qū)動LED 84
3.5.3 邏輯電平及邏輯電平轉(zhuǎn)換 86
3.5.4 功率開關(guān)器件 89
3.6 本章小結(jié) 90
習(xí)題3 91 第 4 章 組合邏輯電路
4.1 組合邏輯電路的特點 96
4.2 組合邏輯電路的分析 96
4.3 小規(guī)模組合邏輯電路的設(shè)計 98
4.3.1 由設(shè)計要求列真值表 99
4.3.2 邏輯函數(shù)的門電路實現(xiàn) 99
4.3.3 組合邏輯電路設(shè)計中的實際問題 101
4.3.4 組合邏輯電路設(shè)計實例 105
4.4 組合邏輯電路的冒險 107
4.4.1 邏輯冒險與消除方法 107
4.4.2 功能冒險與消除方法 111
4.4.3 動態(tài)冒險 113
4.5 常用中規(guī)模組合邏輯器件 113
4.5.1 數(shù)碼比較器 114
4.5.2 編碼器與優(yōu)先編碼器 117
4.5.3 譯 碼器 120
4.5.4 數(shù)據(jù)選擇器 128
4.5.5 數(shù)據(jù)分配器 133
4.6 拓展閱讀與應(yīng)用實踐 136
4.7 本章小結(jié) 137
習(xí)題4 137 第 5 章 觸發(fā)器
5.1 觸發(fā)器的基本特性 142
5.2 基本RS觸發(fā)器 142
5.2.1 電路結(jié)構(gòu)及工作原理 142
5.2.2 描述觸發(fā)器的方法 143
5.2.3 基本RS觸發(fā)器的特點 145
5.3 鐘控觸發(fā)器 146
5.3.1 鐘控RS觸發(fā)器 146
5.3.2 鐘控D觸發(fā)器 147
5.3.3 鐘控JK觸發(fā)器 148
5.3.4 各種觸發(fā)器的轉(zhuǎn)換 149
5.3.5 鐘控觸發(fā)器的缺點 150
5.4 TTL主從觸發(fā)器 150
5.4.1 基本工作原理 150
5.4.2 主從JK觸發(fā)器的一次翻轉(zhuǎn) 151
5.4.3 異步置0、置1輸入 152
5.4.4 TTL主從觸發(fā)器的特點 153
5.5 邊沿觸發(fā)器 153
5.5.1 負(fù)邊沿JK觸發(fā)器 154
5.5.2 維持-阻塞D觸發(fā)器 155
5.5.3 觸發(fā)器的邏輯符號 156
5.6 CMOS觸發(fā)器 156
5.6.1 CMOS鐘控D觸發(fā)器 157
5.6.2 CMOS主從D觸發(fā)器 157
5.6.3 CMOS主從JK觸發(fā)器 159
5.7 拓展閱讀與應(yīng)用實踐 159
5.8 本章小結(jié) 161
習(xí)題5 161 第 6 章 時序邏輯電路
6.1 時序邏輯電路概述 166
6.1.1 時序邏輯電路模型 166
6.1.2 基本時序邏輯電路 167
6.2 時序邏輯電路分析 168
6.2.1 時序邏輯電路分析方法 168
6.2.2 常用同步時序邏輯電路分析 170
6.2.3 異步時序邏輯電路分析 177
6.3 時序邏輯電路設(shè)計 179
6.3.1 常用時序邏輯電路設(shè)計方法 179
6.3.2 計數(shù)器設(shè)計 180
6.3.3 自啟動設(shè)計 187
6.4 一般時序邏輯電路設(shè)計 190
6.4.1 時序邏輯電路設(shè)計步驟 190
6.4.2 時序邏輯電路設(shè)計舉例 191
6.5 中規(guī)模時序集成電路及其應(yīng)用 198
6.5.1 若干典型中規(guī)模集成電路 198
6.5.2 中規(guī)模集成電路應(yīng)用 205
6.6 拓展閱讀與應(yīng)用實踐 215
6.7 本章小結(jié) 218
習(xí)題6 219 第 7 章 存儲器及可編程邏輯器件
7.1 存 儲器 229
7.1.1 只讀存儲器 229
7.1.2 只讀存儲器的種類 230
7.1.3 隨機(jī)存儲器 233
7.1.4 擴(kuò)展存儲器容量 235
7.2 基于存儲器實現(xiàn)邏輯處理 236
7.2.1 基于存儲器實現(xiàn)組合邏輯 237
7.2.2 基于存儲器實現(xiàn)時序邏輯 238
7.3 FPGA 241
7.3.1 FPGA的基本概念 242
7.3.2 FPGA的基本結(jié)構(gòu)和原理 242
7.3.3 FPGA的開發(fā)流程 247
7.4 拓展閱讀與應(yīng)用實踐 248
7.4.1 SPLD與EPLD 248
7.4.2 FPGA的發(fā)展歷程 249
7.5 本章小結(jié) 250
習(xí)題7 250 第 8 章 硬件描述語言Verilog HDL
8.1 Verilog HDL簡介 253
8.2 Verilog HDL程序的基本結(jié)構(gòu) 254
8.3 Verilog HDL的數(shù)據(jù)類型、運算符和關(guān)鍵字 255
8.3.1 數(shù)據(jù)類型 255
8.3.2 運 算符 259
8.3.3 關(guān) 鍵字 263
8.4 Verilog HDL的語句與描述方式 263
8.4.1 Verilog HDL的語句 264
8.4.2 Verilog HDL的描述方式 276
8.5 Verilog HDL常用程序示例 280
8.5.1 組合邏輯 280
8.5.2 時序邏輯 282
8.6 拓展閱讀與應(yīng)用實踐 284
8.6.1 通用計算機(jī)組成概述 284
8.6.2 基于Verilog HDL編寫簡單ALU 285
8.7 本章小結(jié) 287
習(xí)題8 287 第 9 章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換
9.1 數(shù)模轉(zhuǎn)換器 290
9.1.1 數(shù)模轉(zhuǎn)換的基本原理 290
9.1.2 權(quán)電阻解碼網(wǎng)絡(luò)DAC 291
9.1.3 T形電阻解碼網(wǎng)絡(luò)DAC 293
9.1.4 倒T形電阻解碼網(wǎng)絡(luò)DAC 294
*9.1.5 樹狀開關(guān)網(wǎng)絡(luò)DAC 296
9.1.6 DAC的主要技術(shù)指標(biāo) 297
9.2 模數(shù)轉(zhuǎn)換器 299
9.2.1 模數(shù)轉(zhuǎn)換器的基本原理 299
9.2.2 并行比較型ADC 302
9.2.3 逐次漸近型ADC 304
9.2.4 雙積分型ADC 306
9.2.5 電壓-頻率變換型ADC 308
9.2.6 ADC的主要技術(shù)指標(biāo) 309
9.3 拓展閱讀與應(yīng)用實踐 310
9.4 本章小結(jié) 313
習(xí)題9 313 第 10 章 脈沖波形的產(chǎn)生與變換
10.1 波形的基礎(chǔ)知識 320
10.2 施密特觸發(fā)器 321
10.2.1 用門電路組成施密特觸發(fā)器 321
10.2.2 施密特觸發(fā)器的應(yīng)用 322
10.3 單穩(wěn)態(tài)觸發(fā)器 323
10.3.1 用施密特觸發(fā)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 323
10.3.2 單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用 324
10.4 多諧振蕩器 325
10.4.1 由施密特觸發(fā)器組成的多諧振蕩器 325
*10.4.2 壓控振蕩器 326
10.4.3 石英晶體振蕩器 327
10.5 555定時器及其應(yīng)用 327
10.5.1 555定時器的結(jié)構(gòu)及工作原理 328
10.5.2 由555定時器組成的施密特觸發(fā)器 329
10.5.3 由555定時器組成的單穩(wěn)態(tài)觸發(fā)器 329
10.5.4 由555定時器組成的多諧振蕩器 330
10.6 拓展閱讀與應(yīng)用實踐 331
10.7 本章小結(jié) 334
習(xí)題10 334
第 1 章 數(shù)制與編碼
第 2 章 邏輯代數(shù)基礎(chǔ)
第 3 章 邏輯門電路
第 4 章 組合邏輯電路
第 5 章 觸發(fā)器
第 6 章 時序邏輯電路
第 7 章 存儲器及可編程邏輯器件
第 8 章 硬件描述語言Verilog HDL
第 9 章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換
第 10 章 脈沖波形的產(chǎn)生與變換 【詳細(xì)目錄】
第 1 章 數(shù)制與編碼
1.1 數(shù)字信號與數(shù)字電路 2
1.2 數(shù)制 4
1.2.1 數(shù)制概述 4
1.2.2 不同數(shù)制間的轉(zhuǎn)換 7
1.2.3 有符號二進(jìn)制數(shù) 9
1.3 編碼 13
1.3.1 二進(jìn)制編碼 13
1.3.2 二-十進(jìn)制編碼 13
1.3.3 可靠性編碼 15
1.3.4 ASCII 17
1.4 拓展閱讀與應(yīng)用實踐 18
1.5 本章小結(jié) 20
習(xí)題1 21 第 2 章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯變量與邏輯運算 23
2.1.1 3種基本邏輯運算 23
2.1.2 復(fù)合邏輯運算 24
2.1.3 邏輯代數(shù)中的基本公式和常用公式 26
2.1.4 邏輯代數(shù)的基本規(guī)則 28
2.1.5 正邏輯與負(fù)邏輯 29
2.2 邏輯函數(shù)及其表示方法 30
2.2.1 邏輯函數(shù) 30
2.2.2 邏輯函數(shù)的表示方法 31
2.2.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式 33
2.3 邏輯函數(shù)的化簡 36
2.3.1 代數(shù)化簡法 36
2.3.2 卡諾圖化簡法 38
2.4 含有無關(guān)項的邏輯函數(shù)及其化簡 43
2.5 拓展閱讀與應(yīng)用實踐 45
2.6 本章小結(jié) 47
習(xí)題2 47 第 3 章 邏輯門電路
3.1 半導(dǎo)體二極管門電路 51
3.1.1 二極管的開關(guān)特性 51
3.1.2 二極管與門電路 52
3.1.3 二極管或門電路 52
3.2 CMOS邏輯門 53
3.2.1 MOS管的開關(guān)特性 53
3.2.2 CMOS反相器 55
3.2.3 其他CMOS邏輯門電路 59
3.3 TTL集成邏輯門 65
3.3.1 雙極型晶體管的開關(guān)特性 65
3.3.2 標(biāo)準(zhǔn)TTL與非門的電路結(jié)構(gòu)和工作原理 66
3.3.3 集電極開路門電路 74
3.3.4 三態(tài)門 77
3.4 ECL邏輯門 79
3.4.1 ECL或/或非門的工作原理 79
3.4.2 ECL門的特點 80
3.5 拓展閱讀與應(yīng)用實踐 81
3.5.1 TTL改進(jìn)系列門電路簡介 81
3.5.2 門電路驅(qū)動LED 84
3.5.3 邏輯電平及邏輯電平轉(zhuǎn)換 86
3.5.4 功率開關(guān)器件 89
3.6 本章小結(jié) 90
習(xí)題3 91 第 4 章 組合邏輯電路
4.1 組合邏輯電路的特點 96
4.2 組合邏輯電路的分析 96
4.3 小規(guī)模組合邏輯電路的設(shè)計 98
4.3.1 由設(shè)計要求列真值表 99
4.3.2 邏輯函數(shù)的門電路實現(xiàn) 99
4.3.3 組合邏輯電路設(shè)計中的實際問題 101
4.3.4 組合邏輯電路設(shè)計實例 105
4.4 組合邏輯電路的冒險 107
4.4.1 邏輯冒險與消除方法 107
4.4.2 功能冒險與消除方法 111
4.4.3 動態(tài)冒險 113
4.5 常用中規(guī)模組合邏輯器件 113
4.5.1 數(shù)碼比較器 114
4.5.2 編碼器與優(yōu)先編碼器 117
4.5.3 譯 碼器 120
4.5.4 數(shù)據(jù)選擇器 128
4.5.5 數(shù)據(jù)分配器 133
4.6 拓展閱讀與應(yīng)用實踐 136
4.7 本章小結(jié) 137
習(xí)題4 137 第 5 章 觸發(fā)器
5.1 觸發(fā)器的基本特性 142
5.2 基本RS觸發(fā)器 142
5.2.1 電路結(jié)構(gòu)及工作原理 142
5.2.2 描述觸發(fā)器的方法 143
5.2.3 基本RS觸發(fā)器的特點 145
5.3 鐘控觸發(fā)器 146
5.3.1 鐘控RS觸發(fā)器 146
5.3.2 鐘控D觸發(fā)器 147
5.3.3 鐘控JK觸發(fā)器 148
5.3.4 各種觸發(fā)器的轉(zhuǎn)換 149
5.3.5 鐘控觸發(fā)器的缺點 150
5.4 TTL主從觸發(fā)器 150
5.4.1 基本工作原理 150
5.4.2 主從JK觸發(fā)器的一次翻轉(zhuǎn) 151
5.4.3 異步置0、置1輸入 152
5.4.4 TTL主從觸發(fā)器的特點 153
5.5 邊沿觸發(fā)器 153
5.5.1 負(fù)邊沿JK觸發(fā)器 154
5.5.2 維持-阻塞D觸發(fā)器 155
5.5.3 觸發(fā)器的邏輯符號 156
5.6 CMOS觸發(fā)器 156
5.6.1 CMOS鐘控D觸發(fā)器 157
5.6.2 CMOS主從D觸發(fā)器 157
5.6.3 CMOS主從JK觸發(fā)器 159
5.7 拓展閱讀與應(yīng)用實踐 159
5.8 本章小結(jié) 161
習(xí)題5 161 第 6 章 時序邏輯電路
6.1 時序邏輯電路概述 166
6.1.1 時序邏輯電路模型 166
6.1.2 基本時序邏輯電路 167
6.2 時序邏輯電路分析 168
6.2.1 時序邏輯電路分析方法 168
6.2.2 常用同步時序邏輯電路分析 170
6.2.3 異步時序邏輯電路分析 177
6.3 時序邏輯電路設(shè)計 179
6.3.1 常用時序邏輯電路設(shè)計方法 179
6.3.2 計數(shù)器設(shè)計 180
6.3.3 自啟動設(shè)計 187
6.4 一般時序邏輯電路設(shè)計 190
6.4.1 時序邏輯電路設(shè)計步驟 190
6.4.2 時序邏輯電路設(shè)計舉例 191
6.5 中規(guī)模時序集成電路及其應(yīng)用 198
6.5.1 若干典型中規(guī)模集成電路 198
6.5.2 中規(guī)模集成電路應(yīng)用 205
6.6 拓展閱讀與應(yīng)用實踐 215
6.7 本章小結(jié) 218
習(xí)題6 219 第 7 章 存儲器及可編程邏輯器件
7.1 存 儲器 229
7.1.1 只讀存儲器 229
7.1.2 只讀存儲器的種類 230
7.1.3 隨機(jī)存儲器 233
7.1.4 擴(kuò)展存儲器容量 235
7.2 基于存儲器實現(xiàn)邏輯處理 236
7.2.1 基于存儲器實現(xiàn)組合邏輯 237
7.2.2 基于存儲器實現(xiàn)時序邏輯 238
7.3 FPGA 241
7.3.1 FPGA的基本概念 242
7.3.2 FPGA的基本結(jié)構(gòu)和原理 242
7.3.3 FPGA的開發(fā)流程 247
7.4 拓展閱讀與應(yīng)用實踐 248
7.4.1 SPLD與EPLD 248
7.4.2 FPGA的發(fā)展歷程 249
7.5 本章小結(jié) 250
習(xí)題7 250 第 8 章 硬件描述語言Verilog HDL
8.1 Verilog HDL簡介 253
8.2 Verilog HDL程序的基本結(jié)構(gòu) 254
8.3 Verilog HDL的數(shù)據(jù)類型、運算符和關(guān)鍵字 255
8.3.1 數(shù)據(jù)類型 255
8.3.2 運 算符 259
8.3.3 關(guān) 鍵字 263
8.4 Verilog HDL的語句與描述方式 263
8.4.1 Verilog HDL的語句 264
8.4.2 Verilog HDL的描述方式 276
8.5 Verilog HDL常用程序示例 280
8.5.1 組合邏輯 280
8.5.2 時序邏輯 282
8.6 拓展閱讀與應(yīng)用實踐 284
8.6.1 通用計算機(jī)組成概述 284
8.6.2 基于Verilog HDL編寫簡單ALU 285
8.7 本章小結(jié) 287
習(xí)題8 287 第 9 章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換
9.1 數(shù)模轉(zhuǎn)換器 290
9.1.1 數(shù)模轉(zhuǎn)換的基本原理 290
9.1.2 權(quán)電阻解碼網(wǎng)絡(luò)DAC 291
9.1.3 T形電阻解碼網(wǎng)絡(luò)DAC 293
9.1.4 倒T形電阻解碼網(wǎng)絡(luò)DAC 294
*9.1.5 樹狀開關(guān)網(wǎng)絡(luò)DAC 296
9.1.6 DAC的主要技術(shù)指標(biāo) 297
9.2 模數(shù)轉(zhuǎn)換器 299
9.2.1 模數(shù)轉(zhuǎn)換器的基本原理 299
9.2.2 并行比較型ADC 302
9.2.3 逐次漸近型ADC 304
9.2.4 雙積分型ADC 306
9.2.5 電壓-頻率變換型ADC 308
9.2.6 ADC的主要技術(shù)指標(biāo) 309
9.3 拓展閱讀與應(yīng)用實踐 310
9.4 本章小結(jié) 313
習(xí)題9 313 第 10 章 脈沖波形的產(chǎn)生與變換
10.1 波形的基礎(chǔ)知識 320
10.2 施密特觸發(fā)器 321
10.2.1 用門電路組成施密特觸發(fā)器 321
10.2.2 施密特觸發(fā)器的應(yīng)用 322
10.3 單穩(wěn)態(tài)觸發(fā)器 323
10.3.1 用施密特觸發(fā)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 323
10.3.2 單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用 324
10.4 多諧振蕩器 325
10.4.1 由施密特觸發(fā)器組成的多諧振蕩器 325
*10.4.2 壓控振蕩器 326
10.4.3 石英晶體振蕩器 327
10.5 555定時器及其應(yīng)用 327
10.5.1 555定時器的結(jié)構(gòu)及工作原理 328
10.5.2 由555定時器組成的施密特觸發(fā)器 329
10.5.3 由555定時器組成的單穩(wěn)態(tài)觸發(fā)器 329
10.5.4 由555定時器組成的多諧振蕩器 330
10.6 拓展閱讀與應(yīng)用實踐 331
10.7 本章小結(jié) 334
習(xí)題10 334
展開全部
數(shù)字電路與邏輯設(shè)計(慕課版 支持AR交互) 作者簡介
劉培植:
北京郵電大學(xué)教授，北京市教學(xué)名師，首批全國高校黃大年式教師團(tuán)隊成員，主要從事信息與通信系統(tǒng)研究，兩項成果獲部級科學(xué)技術(shù)進(jìn)步獎三等獎；講授“數(shù)字電路與邏輯設(shè)計”和“電子電路基礎(chǔ)”等課程超35年，獲國家級教改項目二等獎和北京市教改項目一等獎、二等獎等獎項；主編和參編教材共計4部，其中主編的《數(shù)字電路與邏輯設(shè)計》獲評普通高等教育精品教材和“十一五”國家級規(guī)劃教材。
孫文生:
北京郵電大學(xué)副教授，信息與通信工程學(xué)院“數(shù)字系統(tǒng)設(shè)計”課程負(fù)責(zé)人，長期從事本科生數(shù)字電路課程教學(xué)工作，2019年獲評全國大學(xué)生電子設(shè)計競賽優(yōu)秀輔導(dǎo)教師榮譽(yù)稱號，2021年獲北京市高校教師教學(xué)創(chuàng)新大賽二等獎，2022年獲北京市教學(xué)成果二等獎，2023年獲全國電工電子基礎(chǔ)課程實驗教學(xué)案例設(shè)計競賽華北地區(qū)一等獎、全國二等獎。
書友推薦
- >
小考拉的故事-套裝共3冊
- >
中國人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
回憶愛瑪儂
- >
月亮虎
- >
我從未如此眷戀人間
- >
詩經(jīng)-先民的歌唱
- >
二體千字文
- >
中國歷史的瞬間
本類暢銷
