中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
CADENCE高速電路板設計與仿真(第7版)――信號與電源完整性分析 版權信息
- ISBN：9787121474453
- 條形碼：9787121474453 ; 978-7-121-47445-3
- 裝幀：平塑
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
CADENCE高速電路板設計與仿真(第7版)――信號與電源完整性分析 內容簡介
隨著現代科學技術的飛速發展，器件的集成度大規模提高，各類數字器件的信號沿也越來越陡，已經達到納秒（ns）級。如此高速的信號切換對系統設計者而言，必須考慮在低頻電路設計中所無須考慮的信號完整性（Signal Integrity）問題，如延時、串擾、反射及傳輸線之間的耦合等。本書以Cadence Allegro SPB 17.4為基礎，以具體的高速PCB為范例，詳細講解了高速PCB設計知識、仿真前的準備工作、約束驅動布局、約束驅動布線、差分對設計、模型與拓撲、板級仿真、AMI生成器、仿真DDR4、集成直流電源解決方案、分析模型管理器和協同仿真、電源完整性優化設計、其他增強及AMM和PDC結合等內容。
CADENCE高速電路板設計與仿真(第7版)――信號與電源完整性分析 目錄
第1章 高速PCB設計知識
1.1 學習目標
1.2 課程內容
1.3 高速PCB設計的基本概念
1.4 高速PCB設計前的準備工作
1.5 高速PCB布線
1.6 布線后信號完整性仿真
1.7 提高抗電磁干擾能力的措施
1.8 測試與比較
1.9 混合信號布局技術
1.10 過孔對信號傳輸的影響
1.11 一般布局規則
1.12 電源完整性理論基礎
1.13 本章思考題
第2章 仿真前的準備工作
2.1 學習目標
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預布局
2.6 PCB設置
2.7 基本的PCB SI功能
2.8 本章思考題
第3章 約束驅動布局
3.1 學習目標
3.2 相關概念
3.3 信號的反射
3.4 串擾的分析
3.5 時序分析
3.6 分析工具
3.7 創建總線（Bus）
3.8 預布局拓撲提取和仿真
3.9 前仿真時序
3.10 模板應用和約束驅動布局
3.11 本章思考題
第4章 約束驅動布線
4.1 學習目標
4.2 手工布線
4.3 自動布線
4.4 本章思考題
第5章 差分對設計
5.1 學習目標
5.2 建立差分對
5.3 仿真前的準備工作
5.4 仿真差分對
5.5 差分對約束
5.6 差分對布線
5.7 后布線分析
5.8 本章思考題
第6章 模型與拓撲
6.1 學習目標
6.2 設置建模環境
6.3 調整飛線顯示與提取拓撲
6.4 本章思考題
第7章 板級仿真
7.1 學習目標
7.2 預布局
7.3 規劃線束
7.4 后布局
7.5 tabbed布線及背鉆
7.6 本章思考題
第8章 AMI生成器
8.1 學習目標
8.2 配置編譯器
8.3 Tx AMI模型
8.4 Rx AMI模型
8.5 本章思考題
第9章 仿真DDR4
9.1 學習目標
9.2 使用Generator提取模型
9.3 使用SystemSI提取模型
9.4 使用SystemSI對DDR4仿真
9.5 額外練習
9.6 本章思考題
第10章 集成直流電源解決方案
10.1 學習目標
10.2 直流電源的設計和分析
10.3 交互式運行直流分析
10.4 加載仿真結果報告和DRC標記
10.5 基于Batch模式運行PowerDC
10.6 去耦電容的約束設計和信息回注
10.7 Power Feasibility Editor中生成 PICSet
10.8 在約束管理器中分配PICSet
10.9 放置去耦電容
10.10 在OPI中電容的*優化分布和*優化分布數據輸出
10.11 在PI Base中去耦電容的放置和更新
10.12 本章思考題
第11章 分析模型管理器和協同仿真
11.1 學習目標
11.2 在PowerDC中使用DC Settings AMM
11.3 增量布局更新
11.4 封裝信息的協同提取
11.5 對于提取出的模型的協同仿真
11.6 本章思考題
第12章 電源完整性優化設計
12.1 學習目標
12.2 電容器回路電感
12.3 電源完整性引腳電感
12.4 去耦電容優化
12.5 電容器的電磁干擾優化
12.6 通過增加Dcaps來提高PDN的性能
12.7 本章思考題
第13章 其他增強及AMM和PDC結合
13.1 學習目標
13.2 電熱分析設置的增強
13.3 基于AMM的PDC Settings
13.4 本章思考題
1.1 學習目標
1.2 課程內容
1.3 高速PCB設計的基本概念
1.4 高速PCB設計前的準備工作
1.5 高速PCB布線
1.6 布線后信號完整性仿真
1.7 提高抗電磁干擾能力的措施
1.8 測試與比較
1.9 混合信號布局技術
1.10 過孔對信號傳輸的影響
1.11 一般布局規則
1.12 電源完整性理論基礎
1.13 本章思考題
第2章 仿真前的準備工作
2.1 學習目標
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預布局
2.6 PCB設置
2.7 基本的PCB SI功能
2.8 本章思考題
第3章 約束驅動布局
3.1 學習目標
3.2 相關概念
3.3 信號的反射
3.4 串擾的分析
3.5 時序分析
3.6 分析工具
3.7 創建總線（Bus）
3.8 預布局拓撲提取和仿真
3.9 前仿真時序
3.10 模板應用和約束驅動布局
3.11 本章思考題
第4章 約束驅動布線
4.1 學習目標
4.2 手工布線
4.3 自動布線
4.4 本章思考題
第5章 差分對設計
5.1 學習目標
5.2 建立差分對
5.3 仿真前的準備工作
5.4 仿真差分對
5.5 差分對約束
5.6 差分對布線
5.7 后布線分析
5.8 本章思考題
第6章 模型與拓撲
6.1 學習目標
6.2 設置建模環境
6.3 調整飛線顯示與提取拓撲
6.4 本章思考題
第7章 板級仿真
7.1 學習目標
7.2 預布局
7.3 規劃線束
7.4 后布局
7.5 tabbed布線及背鉆
7.6 本章思考題
第8章 AMI生成器
8.1 學習目標
8.2 配置編譯器
8.3 Tx AMI模型
8.4 Rx AMI模型
8.5 本章思考題
第9章 仿真DDR4
9.1 學習目標
9.2 使用Generator提取模型
9.3 使用SystemSI提取模型
9.4 使用SystemSI對DDR4仿真
9.5 額外練習
9.6 本章思考題
第10章 集成直流電源解決方案
10.1 學習目標
10.2 直流電源的設計和分析
10.3 交互式運行直流分析
10.4 加載仿真結果報告和DRC標記
10.5 基于Batch模式運行PowerDC
10.6 去耦電容的約束設計和信息回注
10.7 Power Feasibility Editor中生成 PICSet
10.8 在約束管理器中分配PICSet
10.9 放置去耦電容
10.10 在OPI中電容的*優化分布和*優化分布數據輸出
10.11 在PI Base中去耦電容的放置和更新
10.12 本章思考題
第11章 分析模型管理器和協同仿真
11.1 學習目標
11.2 在PowerDC中使用DC Settings AMM
11.3 增量布局更新
11.4 封裝信息的協同提取
11.5 對于提取出的模型的協同仿真
11.6 本章思考題
第12章 電源完整性優化設計
12.1 學習目標
12.2 電容器回路電感
12.3 電源完整性引腳電感
12.4 去耦電容優化
12.5 電容器的電磁干擾優化
12.6 通過增加Dcaps來提高PDN的性能
12.7 本章思考題
第13章 其他增強及AMM和PDC結合
13.1 學習目標
13.2 電熱分析設置的增強
13.3 基于AMM的PDC Settings
13.4 本章思考題
展開全部
CADENCE高速電路板設計與仿真(第7版)――信號與電源完整性分析 作者簡介
徐宏偉，內蒙古河套灌區水利發展中心正高級（二級）工程師，負責灌區信息化建設工作，同時開展與信息化技術相關的科研項目。曾先后獲得“全國先進工作者”“自治區突出貢獻專家” “自治區‘草原英才’”“自治區‘北疆工匠’”等40多項市級及以上榮譽獎勵（其中省、市級科技進步獎11項），取得專利、軟件著作權等知識產權保護23項，主（參）編著作3部，發表論文18篇，編制和發布地方標準14項。所帶領的技術團隊先后獲得“全國示范性勞模與工匠人才創新工作室”“全國青年文明號”等集體榮譽獎勵20多項。
書友推薦
- >
伯納黛特,你要去哪(2021新版)
- >
巴金－再思錄
- >
自卑與超越
- >
龍榆生：詞曲概論/大家小書
- >
山海經
- >
我與地壇
- >
煙與鏡
- >
經典常談
本類暢銷
