掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
IC芯片設計中的靜態時序分析實踐 版權信息
- ISBN：9787111706861
- 條形碼：9787111706861 ; 978-7-111-70686-1
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
IC芯片設計中的靜態時序分析實踐 本書特色
適讀人群 ：數字電路設計工程師，ASIC設計師，芯片設計和ASIC時序驗證專業人士，集成電路專業師生時序（Timing）， 時序， 時序！ 這是數字電路工程師在設計一塊半導體芯片時z需要關注的部分。時序是什么，它是怎么被描述的，它是怎么被驗證（Verify）的？ 一個大型數字電路設計團隊可能會花費數月來設計架構、進行迭代，以達到要求的時序目標。除了功能驗證外，時序收斂（Timing Closure） 也是一個里程碑， 它決定了一塊芯片什么時候可以被交付給半導體工廠（Foundry） 生產。本書介紹了如何用靜態時序分析（STA）為納米級芯片進行時序驗證。 本書用通俗易懂的語言為初學者搭建了CMOS數字設計中靜態時序分析(STA)的知識框架，開篇介紹了什么是STA以及為什么要進行STA；明確學習目標后，接下來講解標準單元庫和互連寄生參數——有了這兩類知識， 就可以計算單元延遲和線延遲；在搭建好STA環境后，就進入了真正的時序檢查：建立時間和保持時間；隨后進一步介紹了如何處理接口時序、如何處理串擾，以及驗證的魯棒性問題；*后，介紹了SDC、SDF、SPEF這3種常用的文件格式。本書對于時序分析工作提供了實踐意義上的指導，適合常備案頭，實時翻閱。
IC芯片設計中的靜態時序分析實踐 內容簡介
本書深度介紹了芯片設計中用靜態時序分析進行時序驗證的基本知識和應用方法，涉及了包括互連線模型、時序計算和串擾等影在內的響納米級電路設計的時序的重要問題，并詳細解釋了在不同工藝、環境、互連工藝角和片上變化（OCV）下進行時序檢查的方法。詳細介紹了層次化塊（Block）、全芯片及特殊IO接口的時序驗證，并提供了SDC、SDF及SPEF格式的完整介紹。 本書適合從事芯片設計和ASIC時序驗證領域的專業人士，以及邏輯和芯片設計專業的學生和教師閱讀。不管是剛開始使用靜態時序分析，還是精通靜態時序分析的專業人士，本書都是很好的教材或參考資料。
IC芯片設計中的靜態時序分析實踐 目錄
目錄
譯者的話
原書前言
第1章引言
1.1納米級設計
1.2什么是STA
1.3為什么要進行STA
1.4設計流程
1.4.1CMOS數字設計
1.4.2FPGA設計
1.4.3異步設計
1.5不同階段的STA
1.6STA的局限性
1.7功耗考慮
1.8可靠性考慮
1.9本書概要
第2章STA概念
2.1CMOS邏輯設計
2.1.1基本MOS結構
2.1.2CMOS邏輯門
2.1.3標準單元
2.2CMOS單元建模
2.3電平翻轉波形
2.4傳播延遲
2.5波形的轉換率
2.6信號之間的偏移
2.7時序弧和單調性
2.8*小和*大時序路徑
2.9時鐘域
2.10工作條件
第3章標準單元庫
3.1引腳電容
3.2時序建模
3.2.1線性時序模型
3.2.2非線性延遲模型
3.2.3閾值規范和轉換率減免
IC芯片設計中的靜態時序分析實踐目錄3.3時序模型——組合邏輯單元
3.3.1延遲和轉換率模型
3.3.2常用組合邏輯塊
3.4時序模型——時序單元
3.4.1同步檢查：建立時間和保持時間
3.4.2異步檢查
3.4.3傳播延遲
3.5狀態相關的時序模型
3.6黑箱(Black Box)的接口時序模型
3.7先進時序建模
3.7.1接收引腳電容
3.7.2輸出電流
3.7.3串擾噪聲分析模型
3.7.4其他噪聲模型
3.8功耗建模
3.8.1動態功耗
3.8.2漏電功耗
3.9單元庫中的其他屬性
3.9.1面積規范
3.9.2功能規范
3.9.3SDF條件
3.10特征化和工作條件
3.10.1用k系數來減免
3.10.2庫單位
第4章互連寄生參數
4.1互連線電阻、電感和電容
4.2線負載模型
4.2.1互連樹
4.2.2指定線負載模型
4.3提取的寄生參數的表示方法
4.3.1詳細標準寄生參數格式
4.3.2精簡標準寄生參數格式
4.3.3標準寄生參數交換格式
4.4耦合電容的表示方法
4.5層次化設計方法
4.6減少關鍵線的寄生參數
第5章延遲計算
5.1概述
5.1.1延遲計算的基礎
5.1.2帶有互連線的延遲計算
5.2使用有效電容的單元延遲
5.3互連線延遲
5.4轉換率融合
5.5不同的轉換率閾值
5.6不同的電壓域
5.7路徑延遲計算
5.7.1組合邏輯路徑計算
5.7.2到觸發器的路徑
5.7.3多路徑
5.8裕量計算
第6章串擾和噪聲
6.1概述
6.2串擾毛刺分析
6.2.1基礎
6.2.2毛刺的類型
6.2.3毛刺的閾值和傳播
6.2.4多侵害者的噪聲累積
6.2.5侵害者的時序相關性
6.2.6侵害者的功能相關性
6.3串擾延遲分析
6.3.1基礎
6.3.2正向串擾和負向串擾
6.3.3多侵害者的累積
6.3.4侵害者和受害者的時序相關性
6.3.5侵害者和受害者的功能相關性
6.4考慮串擾延遲的時序分析
6.4.1建立時間分析
6.4.2保持時間分析
6.5計算復雜度
6.6避免噪聲的技術
第7章配置STA環境
7.1什么是STA環境
7.2指定時鐘
7.2.1時鐘不確定性
7.2.2時鐘延遲
7.3生成時鐘
7.3.1時鐘門控單元輸出端上的主時鐘實例
7.3.2使用invert選項生成時鐘
7.3.3生成時鐘的時鐘延遲
7.3.4典型的時鐘生成場景
7.4約束輸入路徑
7.5約束輸出路徑
7.6時序路徑組
7.7外部屬性建模
7.7.1驅動能力建模
7.7.2電容負載建模
7.8設計規則檢查
7.9虛擬時鐘
7.10完善時序分析
7.10.1指定無效信號
7.10.2中斷單元內部的時序弧
7.11點對點約束
7.12路徑分割
第8章時序驗證
8.1建立時間檢查
8.1.1觸發器到觸發器的路徑
8.1.2輸入到觸發器的路徑
8.1.3觸發器到輸出的路徑
8.1.4輸入到輸出的路徑
8.1.5頻率直方圖
8.2保持時間檢查
8.2.1觸發器到觸發器的路徑
8.2.2輸入到觸發器的路徑
8.2.3觸發器到輸出的路徑
8.2.4輸入到輸出的路徑
8.3多周期路徑
8.4偽路徑
8.5半周期路徑
8.6移除時間檢查
8.7恢復時間檢查
8.8跨時鐘域的時序
8.8.1慢速時鐘域到快速時鐘域
8.8.2快速時鐘域到慢速時鐘域
8.9實例
8.9.1半周期——例1
8.9.2半周期——例2
8.9.3快速時鐘域到慢速時鐘域
8.9.4慢速時鐘域到快速時鐘域
8.10多倍時鐘
8.10.1整數倍
8.10.2非整數倍
8.10.3相移
第9章接口分析
9.1IO接口
9.1.1輸入接口
9.1.2輸出接口
9.1.3時序窗口內的輸出變化
9.2SRAM接口
9.3DDR SDRAM接口
9.3.1讀周期
9.3.2寫周期
9.4視頻DAC接口
第10章魯棒性驗證
10.1片上變化（OCV）
10.1.1在*差PVT情況下帶有OCV分析
10.1.2保持時間檢查的OCV
10.2時序借用
10.2.1沒有時序借用的例子
10.2.2有時序借用的例子
10.2.3有時序違例的例子
10.3數據到數據檢查
10.4非時序路徑檢查
10.5時鐘門控檢查
10.5.1高電平有效時鐘門控
10.5.2低電平有效時鐘門控
10.5.3用多路復用器進行時鐘門控
10.5.4帶時鐘反相的時鐘門控
10.6功耗管理
10.6.1時鐘門控
10.6.2電源門控
10.6.3多種閾值單元
10.6.4阱偏置
10.7反標(Backannotation)
10.7.1SPEF
10.7.2SDF
10.8簽核(Sign-Off)方法
10.8.1工作模式
10.8.2PVT工藝角
10.8.3多模式多工藝角分析
10.9統計靜態時序分析
10.9.1工藝和互連偏差
10.9.2統計分析
10.10違例路徑的時序
10.11驗證時序約束
附錄
附錄A新思設計約束（SDC）
A.1基礎命令
A.2對象訪問命令
A.3時序約束
A.4環境命令
A.5多電壓命令
附錄B標準延遲格式(SDF)
B.1SDF是什么
B.2格式
B.2.1例子
B.3反標過程
B.3.1Verilog HDL
B.3.2VHDL
B.4映射例子
B.4.1傳播延遲
B.4
譯者的話
原書前言
第1章引言
1.1納米級設計
1.2什么是STA
1.3為什么要進行STA
1.4設計流程
1.4.1CMOS數字設計
1.4.2FPGA設計
1.4.3異步設計
1.5不同階段的STA
1.6STA的局限性
1.7功耗考慮
1.8可靠性考慮
1.9本書概要
第2章STA概念
2.1CMOS邏輯設計
2.1.1基本MOS結構
2.1.2CMOS邏輯門
2.1.3標準單元
2.2CMOS單元建模
2.3電平翻轉波形
2.4傳播延遲
2.5波形的轉換率
2.6信號之間的偏移
2.7時序弧和單調性
2.8*小和*大時序路徑
2.9時鐘域
2.10工作條件
第3章標準單元庫
3.1引腳電容
3.2時序建模
3.2.1線性時序模型
3.2.2非線性延遲模型
3.2.3閾值規范和轉換率減免
IC芯片設計中的靜態時序分析實踐目錄3.3時序模型——組合邏輯單元
3.3.1延遲和轉換率模型
3.3.2常用組合邏輯塊
3.4時序模型——時序單元
3.4.1同步檢查：建立時間和保持時間
3.4.2異步檢查
3.4.3傳播延遲
3.5狀態相關的時序模型
3.6黑箱(Black Box)的接口時序模型
3.7先進時序建模
3.7.1接收引腳電容
3.7.2輸出電流
3.7.3串擾噪聲分析模型
3.7.4其他噪聲模型
3.8功耗建模
3.8.1動態功耗
3.8.2漏電功耗
3.9單元庫中的其他屬性
3.9.1面積規范
3.9.2功能規范
3.9.3SDF條件
3.10特征化和工作條件
3.10.1用k系數來減免
3.10.2庫單位
第4章互連寄生參數
4.1互連線電阻、電感和電容
4.2線負載模型
4.2.1互連樹
4.2.2指定線負載模型
4.3提取的寄生參數的表示方法
4.3.1詳細標準寄生參數格式
4.3.2精簡標準寄生參數格式
4.3.3標準寄生參數交換格式
4.4耦合電容的表示方法
4.5層次化設計方法
4.6減少關鍵線的寄生參數
第5章延遲計算
5.1概述
5.1.1延遲計算的基礎
5.1.2帶有互連線的延遲計算
5.2使用有效電容的單元延遲
5.3互連線延遲
5.4轉換率融合
5.5不同的轉換率閾值
5.6不同的電壓域
5.7路徑延遲計算
5.7.1組合邏輯路徑計算
5.7.2到觸發器的路徑
5.7.3多路徑
5.8裕量計算
第6章串擾和噪聲
6.1概述
6.2串擾毛刺分析
6.2.1基礎
6.2.2毛刺的類型
6.2.3毛刺的閾值和傳播
6.2.4多侵害者的噪聲累積
6.2.5侵害者的時序相關性
6.2.6侵害者的功能相關性
6.3串擾延遲分析
6.3.1基礎
6.3.2正向串擾和負向串擾
6.3.3多侵害者的累積
6.3.4侵害者和受害者的時序相關性
6.3.5侵害者和受害者的功能相關性
6.4考慮串擾延遲的時序分析
6.4.1建立時間分析
6.4.2保持時間分析
6.5計算復雜度
6.6避免噪聲的技術
第7章配置STA環境
7.1什么是STA環境
7.2指定時鐘
7.2.1時鐘不確定性
7.2.2時鐘延遲
7.3生成時鐘
7.3.1時鐘門控單元輸出端上的主時鐘實例
7.3.2使用invert選項生成時鐘
7.3.3生成時鐘的時鐘延遲
7.3.4典型的時鐘生成場景
7.4約束輸入路徑
7.5約束輸出路徑
7.6時序路徑組
7.7外部屬性建模
7.7.1驅動能力建模
7.7.2電容負載建模
7.8設計規則檢查
7.9虛擬時鐘
7.10完善時序分析
7.10.1指定無效信號
7.10.2中斷單元內部的時序弧
7.11點對點約束
7.12路徑分割
第8章時序驗證
8.1建立時間檢查
8.1.1觸發器到觸發器的路徑
8.1.2輸入到觸發器的路徑
8.1.3觸發器到輸出的路徑
8.1.4輸入到輸出的路徑
8.1.5頻率直方圖
8.2保持時間檢查
8.2.1觸發器到觸發器的路徑
8.2.2輸入到觸發器的路徑
8.2.3觸發器到輸出的路徑
8.2.4輸入到輸出的路徑
8.3多周期路徑
8.4偽路徑
8.5半周期路徑
8.6移除時間檢查
8.7恢復時間檢查
8.8跨時鐘域的時序
8.8.1慢速時鐘域到快速時鐘域
8.8.2快速時鐘域到慢速時鐘域
8.9實例
8.9.1半周期——例1
8.9.2半周期——例2
8.9.3快速時鐘域到慢速時鐘域
8.9.4慢速時鐘域到快速時鐘域
8.10多倍時鐘
8.10.1整數倍
8.10.2非整數倍
8.10.3相移
第9章接口分析
9.1IO接口
9.1.1輸入接口
9.1.2輸出接口
9.1.3時序窗口內的輸出變化
9.2SRAM接口
9.3DDR SDRAM接口
9.3.1讀周期
9.3.2寫周期
9.4視頻DAC接口
第10章魯棒性驗證
10.1片上變化（OCV）
10.1.1在*差PVT情況下帶有OCV分析
10.1.2保持時間檢查的OCV
10.2時序借用
10.2.1沒有時序借用的例子
10.2.2有時序借用的例子
10.2.3有時序違例的例子
10.3數據到數據檢查
10.4非時序路徑檢查
10.5時鐘門控檢查
10.5.1高電平有效時鐘門控
10.5.2低電平有效時鐘門控
10.5.3用多路復用器進行時鐘門控
10.5.4帶時鐘反相的時鐘門控
10.6功耗管理
10.6.1時鐘門控
10.6.2電源門控
10.6.3多種閾值單元
10.6.4阱偏置
10.7反標(Backannotation)
10.7.1SPEF
10.7.2SDF
10.8簽核(Sign-Off)方法
10.8.1工作模式
10.8.2PVT工藝角
10.8.3多模式多工藝角分析
10.9統計靜態時序分析
10.9.1工藝和互連偏差
10.9.2統計分析
10.10違例路徑的時序
10.11驗證時序約束
附錄
附錄A新思設計約束（SDC）
A.1基礎命令
A.2對象訪問命令
A.3時序約束
A.4環境命令
A.5多電壓命令
附錄B標準延遲格式(SDF)
B.1SDF是什么
B.2格式
B.2.1例子
B.3反標過程
B.3.1Verilog HDL
B.3.2VHDL
B.4映射例子
B.4.1傳播延遲
B.4
展開全部
書友推薦
- >
唐代進士錄
- >
經典常談
- >
巴金－再思錄
- >
羅曼·羅蘭讀書隨筆-精裝
- >
史學評論
- >
山海經
- >
羅庸西南聯大授課錄
- >
推拿
本類暢銷
