中圖網(wǎng)小程序
一鍵登錄
更方便
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(jì)(下)
-
>
基于個(gè)性化設(shè)計(jì)策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國(guó)高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機(jī)車概要.交流傳動(dòng)內(nèi)燃.電力機(jī)車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問題與脈絡(luò)
中圖價(jià):¥17.8
加入購(gòu)物車
FPGA系統(tǒng)設(shè)計(jì)與優(yōu)化方法研究 版權(quán)信息
- ISBN：9787522115900
- 條形碼：9787522115900 ; 978-7-5221-1590-0
- 裝幀：一般膠版紙
- 冊(cè)數(shù)：暫無(wú)
- 重量：暫無(wú)
- 所屬分類：>
FPGA系統(tǒng)設(shè)計(jì)與優(yōu)化方法研究 內(nèi)容簡(jiǎn)介
本書屬于基于FPGA系統(tǒng)設(shè)計(jì)方面的著作，由FPGA系統(tǒng)設(shè)計(jì)的基本認(rèn)知、Verilog HDL硬件描述語(yǔ)言、Quartus II開發(fā)環(huán)境、Vivado的系統(tǒng)設(shè)計(jì)、基于FPGA電路和系統(tǒng)的優(yōu)化方法、基于FPGA的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)內(nèi)容組成，全書以FPGA系統(tǒng)設(shè)計(jì)為研究對(duì)象，分析FPGA常用EDA軟件及具體設(shè)計(jì)流程，并提出基于FPGA電路和系統(tǒng)的優(yōu)化方法，對(duì)了解和學(xué)習(xí)FPGA的電子系統(tǒng)設(shè)計(jì)基礎(chǔ)的在校學(xué)生及相關(guān)專業(yè)的工程技術(shù)人員具有學(xué)習(xí)與參考價(jià)值。
FPGA系統(tǒng)設(shè)計(jì)與優(yōu)化方法研究 目錄
第1章 基于FPGA系統(tǒng)設(shè)計(jì)的基本認(rèn)知
1.1 FPGA系統(tǒng)設(shè)計(jì)概述
1.2 FPGA的設(shè)計(jì)特點(diǎn)和方法
1.3 FPGA的內(nèi)部結(jié)構(gòu)和工作原理
1.4 FPGA的設(shè)計(jì)流程和開發(fā)工具
第2章 Verilog HDL硬件描述語(yǔ)言
2.1 硬件描述語(yǔ)言概述
2.2 數(shù)據(jù)類型及運(yùn)算符
2.3 程序結(jié)構(gòu)及描述方法
2.4 系統(tǒng)任務(wù)與函數(shù)語(yǔ)句
第3章 Quartus II開發(fā)環(huán)境
3.1 Quartus II軟件概述
3.2 Quartus II設(shè)計(jì)流程
3.3 可支持?jǐn)U展的EDA工具
第4章 Vivado的系統(tǒng)設(shè)計(jì)
4.1 Vivado工具概述
4.2 Vivado設(shè)計(jì)流程
4.3 基于Vivado的FPGA開發(fā)
第5章 基于FPGA電路和系統(tǒng)的優(yōu)化方法
5.1 選擇器的設(shè)計(jì)優(yōu)化
5.2 Moore FSM邏輯電路優(yōu)化
5.3 基于層次和并行技術(shù)規(guī)范
5.4 流水線技術(shù)
第6章 基于FPGA的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
6.1 基于FPGA的圖像采集和預(yù)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
6.2 基于FPGA的智能目標(biāo)跟蹤系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
6.3 基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
參考文獻(xiàn)
1.1 FPGA系統(tǒng)設(shè)計(jì)概述
1.2 FPGA的設(shè)計(jì)特點(diǎn)和方法
1.3 FPGA的內(nèi)部結(jié)構(gòu)和工作原理
1.4 FPGA的設(shè)計(jì)流程和開發(fā)工具
第2章 Verilog HDL硬件描述語(yǔ)言
2.1 硬件描述語(yǔ)言概述
2.2 數(shù)據(jù)類型及運(yùn)算符
2.3 程序結(jié)構(gòu)及描述方法
2.4 系統(tǒng)任務(wù)與函數(shù)語(yǔ)句
第3章 Quartus II開發(fā)環(huán)境
3.1 Quartus II軟件概述
3.2 Quartus II設(shè)計(jì)流程
3.3 可支持?jǐn)U展的EDA工具
第4章 Vivado的系統(tǒng)設(shè)計(jì)
4.1 Vivado工具概述
4.2 Vivado設(shè)計(jì)流程
4.3 基于Vivado的FPGA開發(fā)
第5章 基于FPGA電路和系統(tǒng)的優(yōu)化方法
5.1 選擇器的設(shè)計(jì)優(yōu)化
5.2 Moore FSM邏輯電路優(yōu)化
5.3 基于層次和并行技術(shù)規(guī)范
5.4 流水線技術(shù)
第6章 基于FPGA的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
6.1 基于FPGA的圖像采集和預(yù)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
6.2 基于FPGA的智能目標(biāo)跟蹤系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
6.3 基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
參考文獻(xiàn)
展開全部
FPGA系統(tǒng)設(shè)計(jì)與優(yōu)化方法研究 作者簡(jiǎn)介
張應(yīng)華，女，出生于1979年9月，畢業(yè)于河南大學(xué)，碩士。主要從事單片機(jī)應(yīng)用開發(fā)、FPGA系統(tǒng)設(shè)計(jì)研究，畢業(yè)后進(jìn)入焦作師范高等專科學(xué)校任教至今。參與了河南省科技攻關(guān)計(jì)劃（工業(yè)領(lǐng)域）項(xiàng)目，在《煤礦機(jī)械》《計(jì)算機(jī)產(chǎn)品與流通》《大眾標(biāo)準(zhǔn)化》等期刊上發(fā)表多篇學(xué)術(shù)論文。
書友推薦
- >
伊索寓言-世界文學(xué)名著典藏-全譯本
- >
中國(guó)人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
自卑與超越
- >
隨園食單
- >
企鵝口袋書系列·偉大的思想20:論自然選擇(英漢雙語(yǔ))
- >
詩(shī)經(jīng)-先民的歌唱
- >
莉莉和章魚
- >
我與地壇
本類暢銷
