-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(jì)(下)
-
>
基于個(gè)性化設(shè)計(jì)策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國(guó)高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機(jī)車概要.交流傳動(dòng)內(nèi)燃.電力機(jī)車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問(wèn)題與脈絡(luò)
數(shù)字邏輯(第五版) 版權(quán)信息
- ISBN:9787568073318
- 條形碼:9787568073318 ; 978-7-5680-7331-8
- 裝幀:一般膠版紙
- 冊(cè)數(shù):暫無(wú)
- 重量:暫無(wú)
- 所屬分類:>>
數(shù)字邏輯(第五版) 本書特色
本書體系新穎、結(jié)構(gòu)合理、取材先進(jìn)、文句精練,題例豐富。掃一掃書中有關(guān)二維碼可以獲得多媒體課件(學(xué)生版)、實(shí)驗(yàn)演示和學(xué)習(xí)自評(píng)。此外,編寫了與教材 配套的教輔教材(數(shù)字邏輯學(xué)習(xí)與解題指南》(第二版) , 研究開發(fā)了數(shù)字邏輯虛擬實(shí)驗(yàn)軟件、多媒體課件(教師版)、網(wǎng)絡(luò)課件、視頻課件、試題庫(kù)和遠(yuǎn)程教育課件包等教學(xué)資源,構(gòu)成了一個(gè)集理論教學(xué)、實(shí)踐教學(xué)以及自學(xué)。自測(cè)等環(huán)節(jié)為體的立體化教學(xué)系統(tǒng)。
數(shù)字邏輯(第五版) 內(nèi)容簡(jiǎn)介
本教材是在參照全國(guó)高校計(jì)算機(jī)專業(yè)教學(xué)指導(dǎo)委員會(huì),中國(guó)計(jì)算機(jī)學(xué)會(huì)教育委員會(huì)與全國(guó)高等學(xué) 校計(jì)算機(jī)教育研究公聯(lián)合推薦的計(jì)算機(jī)學(xué)科教劃2000指導(dǎo)思想的基礎(chǔ)上,從傳投知識(shí) 和培養(yǎng)能力出發(fā)編寫而成的,以飛速發(fā)展的數(shù)字集成電路為背景, 將數(shù)字電子技術(shù)和數(shù)字邏輯電路的有關(guān)知識(shí)融為一體,系統(tǒng)地介紹了數(shù)字系統(tǒng)邏輯電路分析與設(shè)計(jì)的基本知識(shí)、理論和方法,并討論了采用各種不同規(guī)模的邏輯器件進(jìn)行分析與設(shè)計(jì)的詳細(xì)過(guò)程。全書內(nèi)容包括基本知識(shí)、邏輯代數(shù)基礎(chǔ)、集成門電路與觸發(fā)器、組合邏輯電路、同步時(shí)序邏輯電路、異步時(shí)序邏輯電路、中規(guī)模通用集成電路、可編程邏輯器件、綜合設(shè)計(jì)舉例和VHDL基礎(chǔ)等。
數(shù)字邏輯(第五版) 目錄
1.1概述(1)
1.1.1數(shù)字系統(tǒng)(1)
1.1.2數(shù)字邏輯電路的類型和研究方法(3)
1.2數(shù)制及其轉(zhuǎn)換(4)
1.2.1進(jìn)位計(jì)數(shù)制(4)
1.2.2數(shù)制轉(zhuǎn)換(7)
1.3帶符號(hào)二進(jìn)制數(shù)的代碼表示(10)
1.3.1原碼(10)
1.3.2反碼(11)
1.3.3補(bǔ)碼(12)
1.4幾種常用的編碼(13)
1.4.1十進(jìn)制數(shù)的二進(jìn)制編碼(13)
1.4.2可靠性編碼(15)
*1.4.3字符編碼(17)
習(xí)題一(18)
第2章邏輯代數(shù)基礎(chǔ)(19)
2.1邏輯代數(shù)的基本概念(19)
2.1.1邏輯變量及基本邏輯運(yùn)算(20)
2.1.2邏輯函數(shù)及邏輯函數(shù)間的相等(22)
2.1.3邏輯函數(shù)的表示法(23)
2.2邏輯代數(shù)的基本定理和規(guī)則(24)
2.2.1基本定理(24)
2.2.2重要規(guī)則(25)
2.2.3復(fù)合邏輯(27)
2.3邏輯函數(shù)表達(dá)式的形式與變換(29)
2.3.1邏輯函數(shù)表達(dá)式的基本形式(29)
2.3.2邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式(29)
2.3.3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換(32)
2.4邏輯函數(shù)化簡(jiǎn)(34)
2.4.1代數(shù)化簡(jiǎn)法(34)
2.4.2卡諾圖化簡(jiǎn)法(36)
*2.4.3列表化簡(jiǎn)法(44)
習(xí)題二(48)
第3章集成門電路與觸發(fā)器(50)
3.1數(shù)字集成電路的分類(50)
3.2半導(dǎo)體器件的開關(guān)特性(51)
3.2.1晶體二極管的開關(guān)特性(52)
3.2.2晶體三極管的開關(guān)特性(55)
3.3邏輯門電路(57)
3.3.1簡(jiǎn)單邏輯門電路(58)
3.3.2TTL 集成邏輯門電路(60)
3.3.3CMOS集成邏輯門電路(70)
3.3.4正邏輯和負(fù)邏輯(75)
3.4觸發(fā)器(76)
3.4.1基本RS觸發(fā)器(77)
3.4.2常用的時(shí)鐘控制觸發(fā)器(81)
習(xí)題三(91)
第4章組合邏輯電路(94)
4.1組合邏輯電路分析(94)
4.1.1分析方法概述(94)
4.1.2分析舉例(95)
4.2組合邏輯電路設(shè)計(jì)(97)
4.2.1設(shè)計(jì)方法概述(97)
4.2.2設(shè)計(jì)舉例(98)
4.2.3設(shè)計(jì)中幾個(gè)實(shí)際問(wèn)題的處理(101)
4.3組合邏輯電路的險(xiǎn)象(108)
4.3.1險(xiǎn)象的產(chǎn)生(109)
4.3.2險(xiǎn)象的判斷(110)
4.3.3險(xiǎn)象的消除(112)
習(xí)題四(114)
第5章同步時(shí)序邏輯電路(115)
5.1時(shí)序邏輯電路概述(115)
5.1.1時(shí)序邏輯電路的結(jié)構(gòu)(115)
5.1.2時(shí)序邏輯電路的分類(116)
5.1.3同步時(shí)序邏輯電路的描述方法(117)
5.2同步時(shí)序邏輯電路分析(119)
5.2.1分析方法和步驟(119)
5.2.2分析舉例(120)
5.3同步時(shí)序邏輯電路設(shè)計(jì)(126)
5.3.1設(shè)計(jì)的一般步驟(126)
5.3.2完全確定同步時(shí)序邏輯電路設(shè)計(jì)(127)
*5.3.3不完全確定同步時(shí)序邏輯電路設(shè)計(jì)(140)
5.3.4同步時(shí)序邏輯電路設(shè)計(jì)舉例(145)
習(xí)題五(151)
第6章異步時(shí)序邏輯電路(154)
6.1異步時(shí)序邏輯電路的特點(diǎn)與分類(154)
6.2脈沖異步時(shí)序邏輯電路(155)
6.2.1脈沖異步時(shí)序邏輯電路的結(jié)構(gòu)模型(155)
6.2.2脈沖異步時(shí)序邏輯電路的分析(155)
6.2.3脈沖異步時(shí)序邏輯電路的設(shè)計(jì)(158)
6.3電平異步時(shí)序邏輯電路(163)
6.3.1電平異步時(shí)序邏輯電路的結(jié)構(gòu)模型與描述方法(163)
6.3.2電平異步時(shí)序邏輯電路的分析(166)
6.3.3電平異步時(shí)序邏輯電路的競(jìng)爭(zhēng)(168)
*6.3.4電平異步時(shí)序邏輯電路的設(shè)計(jì)(169)
習(xí)題六(179)
第7章中規(guī)模通用集成電路及其應(yīng)用(182)
7.1常用中規(guī)模組合邏輯電路(182)
7.1.1二進(jìn)制并行加法器 (182)
7.1.2譯碼器和編碼器 (186)
7.1.3多路選擇器和多路分配器(193)
7.2常用中規(guī)模時(shí)序邏輯電路(198)
7.2.1集成計(jì)數(shù)器(198)
7.2.2集成寄存器(203)
7.3常用中規(guī)模信號(hào)產(chǎn)生與變換電路(206)
7.3.1集成定時(shí)器555及其應(yīng)用(206)
7.3.2集成D/A轉(zhuǎn)換器 (213)
7.3.3集成A/D轉(zhuǎn)換器(219)
習(xí)題七(223)
第8章可編程邏輯器件(224)
8.1PLD概述(224)
8.1.1PLD的發(fā)展(224)
8.1.2PLD的一般結(jié)構(gòu)(225)
8.1.3PLD電路表示法(225)
8.2低密度可編程邏輯器件(227)
8.3復(fù)雜可編程邏輯器件(CPLD)(229)
8.3.1CPLD簡(jiǎn)介(229)
8.3.2CPLD典型器件(230)
8.4現(xiàn)場(chǎng)可編程門陣列(FPGA)(237)
8.4.1FPGA簡(jiǎn)介(237)
8.4.2Xilinx FPGA典型器件(238)
8.4.3FPGA設(shè)計(jì)流程(244)
8.5FPGA和CPLD對(duì)比(248)
8.6Vivado開發(fā)環(huán)境及設(shè)計(jì)流程(248)
8.6.1Vivado設(shè)計(jì)套件簡(jiǎn)介(248)
8.6.2Vivado設(shè)計(jì)套件中的FPGA設(shè)計(jì)流程(251)
習(xí)題八(254)
第9章綜合應(yīng)用舉例(255)
9.1簡(jiǎn)單運(yùn)算器設(shè)計(jì)(255)
9.1.1設(shè)計(jì)要求(255)
9.1.2功能描述(255)
9.1.3電路設(shè)計(jì)(256)
9.2時(shí)序信號(hào)發(fā)生器設(shè)計(jì)(258)
9.2.1設(shè)計(jì)要求(258)
9.2.2功能描述(258)
9.2.3電路設(shè)計(jì)(259)
9.3彈道計(jì)時(shí)器設(shè)計(jì)(261)
9.3.1設(shè)計(jì)要求(261)
9.3.2功能描述(261)
9.3.3電路設(shè)計(jì)(262)
9.4汽車尾燈控制器設(shè)計(jì)(265)
9.4.1設(shè)計(jì)要求(265)
9.4.2功能描述(265)
9.4.3電路設(shè)計(jì)(267)
9.5數(shù)字鐘設(shè)計(jì)(269)
9.5.1設(shè)計(jì)要求(269)
9.5.2功能描述(269)
9.5.3電路設(shè)計(jì)(270)
習(xí)題九(273)
附錄A硬件描述語(yǔ)言VHDL基礎(chǔ)(275)
A.1VHDL概述(275)
A.2VHDL的語(yǔ)言要素(281)
A.3VHDL的基本語(yǔ)句(287)
A.4VHDL設(shè)計(jì)舉例(294)
附錄B英漢名詞對(duì)照(299)
附錄C數(shù)字資源列表(303)
參考文獻(xiàn)(304)
第1章基本知識(shí)(1)
1.1概述(1)
1.1.1數(shù)字系統(tǒng)(1)
1.1.2數(shù)字邏輯電路的類型和研究方法(3)
1.2數(shù)制及其轉(zhuǎn)換(4)
1.2.1進(jìn)位計(jì)數(shù)制(4)
1.2.2數(shù)制轉(zhuǎn)換(7)
1.3帶符號(hào)二進(jìn)制數(shù)的代碼表示(10)
1.3.1原碼(10)
1.3.2反碼(11)
1.3.3補(bǔ)碼(12)
1.4幾種常用的編碼(13)
1.4.1十進(jìn)制數(shù)的二進(jìn)制編碼(13)
1.4.2可靠性編碼(15)
*1.4.3字符編碼(17)
習(xí)題一(18)
第2章邏輯代數(shù)基礎(chǔ)(19)
2.1邏輯代數(shù)的基本概念(19)
2.1.1邏輯變量及基本邏輯運(yùn)算(20)
2.1.2邏輯函數(shù)及邏輯函數(shù)間的相等(22)
2.1.3邏輯函數(shù)的表示法(23)
2.2邏輯代數(shù)的基本定理和規(guī)則(24)
2.2.1基本定理(24)
2.2.2重要規(guī)則(25)
2.2.3復(fù)合邏輯(27)
2.3邏輯函數(shù)表達(dá)式的形式與變換(29)
2.3.1邏輯函數(shù)表達(dá)式的基本形式(29)
2.3.2邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式(29)
2.3.3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換(32)
2.4邏輯函數(shù)化簡(jiǎn)(34)
2.4.1代數(shù)化簡(jiǎn)法(34)
2.4.2卡諾圖化簡(jiǎn)法(36)
*2.4.3列表化簡(jiǎn)法(44)
習(xí)題二(48)
第3章集成門電路與觸發(fā)器(50)
3.1數(shù)字集成電路的分類(50)
3.2半導(dǎo)體器件的開關(guān)特性(51)
3.2.1晶體二極管的開關(guān)特性(52)
3.2.2晶體三極管的開關(guān)特性(55)
3.3邏輯門電路(57)
3.3.1簡(jiǎn)單邏輯門電路(58)
3.3.2TTL 集成邏輯門電路(60)
3.3.3CMOS集成邏輯門電路(70)
3.3.4正邏輯和負(fù)邏輯(75)
3.4觸發(fā)器(76)
3.4.1基本RS觸發(fā)器(77)
3.4.2常用的時(shí)鐘控制觸發(fā)器(81)
*3.4.3不同類型時(shí)鐘控制觸發(fā)器的相互轉(zhuǎn)換(91)
習(xí)題三(94)
第4章組合邏輯電路(97)
4.1組合邏輯電路分析(97)
4.1.1分析方法概述(97)
4.1.2分析舉例(98)
4.2組合邏輯電路設(shè)計(jì)(100)
4.2.1設(shè)計(jì)方法概述(100)
4.2.2設(shè)計(jì)舉例(101)
4.2.3設(shè)計(jì)中幾個(gè)實(shí)際問(wèn)題的處理(104)
4.3組合邏輯電路的險(xiǎn)象(111)
4.3.1險(xiǎn)象的產(chǎn)生(112)
4.3.2險(xiǎn)象的判斷(113)
4.3.3險(xiǎn)象的消除(115)
習(xí)題四(117)
第5章同步時(shí)序邏輯電路(118)
5.1時(shí)序邏輯電路概述(118)
5.1.1時(shí)序邏輯電路的結(jié)構(gòu)(118)
5.1.2時(shí)序邏輯電路的分類(119)
5.1.3同步時(shí)序邏輯電路的描述方法(120)
5.2同步時(shí)序邏輯電路分析(122)
5.2.1分析方法和步驟(122)
5.2.2分析舉例(123)
5.3同步時(shí)序邏輯電路設(shè)計(jì)(129)
5.3.1設(shè)計(jì)的一般步驟(129)
5.3.2完全確定同步時(shí)序邏輯電路設(shè)計(jì)(130)
*5.3.3不完全確定同步時(shí)序邏輯電路設(shè)計(jì)(143)
5.3.4同步時(shí)序邏輯電路設(shè)計(jì)舉例(148)
習(xí)題五(154)
第6章異步時(shí)序邏輯電路(157)
6.1異步時(shí)序邏輯電路的特點(diǎn)與分類(157)
6.2脈沖異步時(shí)序邏輯電路(158)
6.2.1脈沖異步時(shí)序邏輯電路的結(jié)構(gòu)模型(158)
6.2.2脈沖異步時(shí)序邏輯電路的分析(158)
6.2.3脈沖異步時(shí)序邏輯電路的設(shè)計(jì)(161)
6.3電平異步時(shí)序邏輯電路(166)
6.3.1電平異步時(shí)序邏輯電路的結(jié)構(gòu)模型與描述方法(166)
6.3.2電平異步時(shí)序邏輯電路的分析(169)
6.3.3電平異步時(shí)序邏輯電路的競(jìng)爭(zhēng)(171)
*6.3.4電平異步時(shí)序邏輯電路的設(shè)計(jì)(172)
習(xí)題六(182)
第7章中規(guī)模通用集成電路及其應(yīng)用(185)
7.1常用中規(guī)模組合邏輯電路(185)
7.1.1二進(jìn)制并行加法器 (185)
7.1.2譯碼器和編碼器 (189)
7.1.3多路選擇器和多路分配器(196)
7.2常用中規(guī)模時(shí)序邏輯電路(201)
7.2.1集成計(jì)數(shù)器(201)
7.2.2集成寄存器(206)
7.3常用中規(guī)模信號(hào)產(chǎn)生與變換電路(209)
7.3.1集成定時(shí)器555及其應(yīng)用(209)
7.3.2集成D/A轉(zhuǎn)換器 (216)
7.3.3集成A/D轉(zhuǎn)換器(222)
習(xí)題七(226)
第8章可編程邏輯器件(227)
8.1PLD概述(227)
8.1.1PLD的發(fā)展(227)
8.1.2PLD的一般結(jié)構(gòu)(227)
8.1.3PLD的電路表示法(228)
8.1.4PLD的分類(229)
8.2低密度可編程邏輯器件(229)
8.2.1可編程只讀存儲(chǔ)器(230)
8.2.2可編程邏輯陣列(PLA)(235)
*8.2.3可編程陣列邏輯(PAL)(237)
8.2.4通用陣列邏輯(GAL)(238)
8.3高密度可編程邏輯器件(241)
8.3.1復(fù)雜可編程邏輯器件(241)
8.3.2現(xiàn)場(chǎng)可編程門陣列(248)
8.3.3在系統(tǒng)可編程邏輯器件(257)
8.4在系統(tǒng)編程技術(shù)簡(jiǎn)介(263)
8.4.1ISP技術(shù)的主要特點(diǎn)(263)
8.4.2編程原理與接口電路(264)
8.4.3開發(fā)軟件與設(shè)計(jì)流程(266)
習(xí)題八(268)
第9章綜合應(yīng)用舉例(270)
9.1簡(jiǎn)單運(yùn)算器設(shè)計(jì)(270)
9.1.1設(shè)計(jì)要求(270)
9.1.2功能描述(270)
9.1.3電路設(shè)計(jì)(271)
9.2時(shí)序信號(hào)發(fā)生器設(shè)計(jì)(273)
9.2.1設(shè)計(jì)要求(273)
9.2.2功能描述(273)
9.2.3電路設(shè)計(jì)(274)
9.3地址譯碼電路設(shè)計(jì)(276)
9.3.1設(shè)計(jì)要求(276)
9.3.2功能描述(277)
9.3.3電路設(shè)計(jì)(277)
9.4彈道計(jì)時(shí)器設(shè)計(jì)(281)
9.4.1設(shè)計(jì)要求(281)
9.4.2功能描述(281)
9.4.3電路設(shè)計(jì)(282)
9.5汽車尾燈控制器設(shè)計(jì)(284)
9.5.1設(shè)計(jì)要求(284)
9.5.2功能描述(285)
9.5.3電路設(shè)計(jì)(286)
9.6數(shù)字鐘設(shè)計(jì)(288)
9.6.1設(shè)計(jì)要求(288)
9.6.2功能描述(288)
9.6.3電路設(shè)計(jì)(289)
習(xí)題九(292)
附錄A硬件描述語(yǔ)言VHDL基礎(chǔ)(294)
A.1VHDL概述(294)
A.2VHDL的語(yǔ)言要素(300)
A.3VHDL的基本語(yǔ)句(306)
A.4VHDL設(shè)計(jì)舉例(313)
附錄B英漢名詞對(duì)照(318)
參考文獻(xiàn)(322)
數(shù)字邏輯(第五版) 作者簡(jiǎn)介
華中科技大學(xué)教授、研究生導(dǎo)師。國(guó)家精品課程、國(guó)家精品資源共享課程“數(shù)字電路與邏輯設(shè)計(jì)”負(fù)責(zé)人和主講教授,長(zhǎng)期從事計(jì)算機(jī)應(yīng)用領(lǐng)域的研究,主持和參與完成各類科研項(xiàng)目30余項(xiàng),獲得省部級(jí)科技成果獎(jiǎng)4項(xiàng),發(fā)表學(xué)術(shù)論文50 余篇,主編、參編教材10余本,其中“八五”、“九五”、“十一五”規(guī)劃教材各一本。
- >
隨園食單
- >
中國(guó)歷史的瞬間
- >
小考拉的故事-套裝共3冊(cè)
- >
上帝之肋:男人的真實(shí)旅程
- >
回憶愛瑪儂
- >
新文學(xué)天穹兩巨星--魯迅與胡適/紅燭學(xué)術(shù)叢書(紅燭學(xué)術(shù)叢書)
- >
大紅狗在馬戲團(tuán)-大紅狗克里弗-助人
- >
伯納黛特,你要去哪(2021新版)