中圖網(wǎng)小程序
一鍵登錄
更方便
>
>>
普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)基礎(chǔ)/王萍
包郵 普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)基礎(chǔ)/王萍
作者：王萍
開本：
16開
頁數(shù)：
317
本類榜單：工業(yè)技術(shù)銷量榜
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(下)
-
>
基于個性化設(shè)計策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機車概要.交流傳動內(nèi)燃.電力機車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問題與脈絡(luò)
普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)基礎(chǔ)/王萍 版權(quán)信息
- ISBN：9787111609445
- 條形碼：9787111609445 ; 978-7-111-60944-5
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)基礎(chǔ)/王萍 本書特色
本書是為適應(yīng)電子信息時代新形勢和高校教學(xué)改革新要求，根據(jù)編者多年的教學(xué)實踐和改革經(jīng)驗編寫而成。全書共9章，主要內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、可編程邏輯器件、脈沖信號的產(chǎn)生與整形及數(shù)-模和模-數(shù)轉(zhuǎn)換器。
本書加強了可編程邏輯器件的應(yīng)用介紹，通過實例初步介紹了組合和時序邏輯單元電路的Verilog HDL描述以及使用可編程邏輯器件實現(xiàn)邏輯電路的基本流程。
本書可作為高等學(xué)校電氣工程及其自動化、自動化、電子信息、計算機等相關(guān)專業(yè)的教材，也可供從事電子技術(shù)工作的工程技術(shù)人員參考。
普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)基礎(chǔ)/王萍 內(nèi)容簡介
本書是為適應(yīng)電子信息時代新形勢和高校教學(xué)改革新要求，根據(jù)編者多年的教學(xué)實踐和改革經(jīng)驗編寫而成。全書共9章，主要內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、可編程邏輯器件、脈沖信號的產(chǎn)生與整形及數(shù)-模和模-數(shù)轉(zhuǎn)換器。本書加強了可編程邏輯器件的應(yīng)用介紹，通過實例初步介紹了組合和時序邏輯單元電路的Verilog HDL描述以及使用可編程邏輯器件實現(xiàn)邏輯電路的基本流程。本書可作為高等學(xué)校電氣工程及其自動化、自動化、電子信息、計算機等相關(guān)專業(yè)的教材，也可供從事電子技術(shù)工作的工程技術(shù)人員參考。
普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)基礎(chǔ)/王萍 目錄
前言
1章數(shù)字邏輯基礎(chǔ)1
1.1數(shù)字信號與數(shù)字電路1
1.1.1數(shù)字量和模擬量1
1.1.2數(shù)字信號的表示方法2
1.1.3數(shù)字電路的分類與特點4
1.1.4數(shù)字系統(tǒng)的基本概念6
1.2數(shù)制和編碼6
1.2.1常用數(shù)制6
1.2.2數(shù)制之間的轉(zhuǎn)換8
1.2.3二進制數(shù)的算術(shù)運算10
1.2.4二進制編碼12
1.3邏輯代數(shù)基礎(chǔ)15
1.3.1基本邏輯運算15
1.3.2邏輯代數(shù)的基本定律20
1.3.3邏輯代數(shù)的基本規(guī)則21
1.4邏輯函數(shù)及其表示方法22
1.4.1邏輯函數(shù)的建立和表示方法22
1.4.2邏輯函數(shù)表示方法之間的轉(zhuǎn)換23
1.4.3邏輯函數(shù)的標(biāo)準(zhǔn)形式25
1.5邏輯函數(shù)的化簡方法28
1.5.1邏輯函數(shù)的簡形式28
1.5.2邏輯函數(shù)的代數(shù)化簡法28
1.5.3邏輯函數(shù)的卡諾圖化簡法30
1.6硬件描述語言簡介35
1.6.1概述35
1.6.2Verilog HDL簡介36
本章小結(jié)40
習(xí)題40
自測題43
2章邏輯門電路45
2.1TTL邏輯門45
2.1.1晶體管開關(guān)特性45
2.1.2常用的TTL門電路46
2.1.3TTL門電路的外部特性和參數(shù)50
2.2CMOS邏輯門53
2.2.1MOS管的開關(guān)特性53
2.2.2CMOS邏輯門54
2.2.3CMOS傳輸門56
2.3其他類型的集成電路57
2.3.1發(fā)射極耦合邏輯（ECL）電路57
2.3.2 I2L電路58
2.3.3 Bi-CMOS電路59
2.4各系列邏輯門電路接口59
2.5邏輯門的Verilog HDL描述60
本章小結(jié)61
習(xí)題61
自測題63
3章組合邏輯電路65
3.1組合邏輯電路的特點及邏輯功能表示
方法65
3.2組合邏輯電路的分析和設(shè)計66
3.2.1組合邏輯電路的分析方法66
3.2.2組合邏輯電路的設(shè)計方法67
3.3常用的組合邏輯電路70
3.3.1編碼器70
3.3.2譯碼器78
3.3.3數(shù)據(jù)選擇器89
3.3.4數(shù)據(jù)分配器95
3.3.5加法器97
3.3.6數(shù)值比較器105
3.4組合邏輯電路中的“競爭冒險”109
3.4.1“競爭-冒險”產(chǎn)生的原因109
3.4.2“競爭-冒險”的判斷和消除方法110
3.5工程應(yīng)用舉例113
3.6組合邏輯電路的Verilog HDL描述114
本章小結(jié)116
習(xí)題116
自測題121
4章觸發(fā)器123
4.1RS觸發(fā)器123
4.1.1基本RS觸發(fā)器123
4.1.2同步RS觸發(fā)器125
4.1.3主從RS觸發(fā)器127
4.2D觸發(fā)器129
4.2.1門控D鎖存器129
4.2.2邊沿D觸發(fā)器130
4.3JK觸發(fā)器131
4.3.1主從JK觸發(fā)器131
4.3.2邊沿JK觸發(fā)器134
4.3.3集成JK觸發(fā)器135
4.4觸發(fā)器邏輯功能的轉(zhuǎn)換136
4.4.1JK觸發(fā)器轉(zhuǎn)換為T和T′觸發(fā)器136
4.4.2D觸發(fā)器和JK觸發(fā)器的相互轉(zhuǎn)換137
4.5觸發(fā)器的觸發(fā)方式比較和脈沖工作特性138
4.5.1觸發(fā)器觸發(fā)方式的比較138
1章數(shù)字邏輯基礎(chǔ)1
1.1數(shù)字信號與數(shù)字電路1
1.1.1數(shù)字量和模擬量1
1.1.2數(shù)字信號的表示方法2
1.1.3數(shù)字電路的分類與特點4
1.1.4數(shù)字系統(tǒng)的基本概念6
1.2數(shù)制和編碼6
1.2.1常用數(shù)制6
1.2.2數(shù)制之間的轉(zhuǎn)換8
1.2.3二進制數(shù)的算術(shù)運算10
1.2.4二進制編碼12
1.3邏輯代數(shù)基礎(chǔ)15
1.3.1基本邏輯運算15
1.3.2邏輯代數(shù)的基本定律20
1.3.3邏輯代數(shù)的基本規(guī)則21
1.4邏輯函數(shù)及其表示方法22
1.4.1邏輯函數(shù)的建立和表示方法22
1.4.2邏輯函數(shù)表示方法之間的轉(zhuǎn)換23
1.4.3邏輯函數(shù)的標(biāo)準(zhǔn)形式25
1.5邏輯函數(shù)的化簡方法28
1.5.1邏輯函數(shù)的簡形式28
1.5.2邏輯函數(shù)的代數(shù)化簡法28
1.5.3邏輯函數(shù)的卡諾圖化簡法30
1.6硬件描述語言簡介35
1.6.1概述35
1.6.2Verilog HDL簡介36
本章小結(jié)40
習(xí)題40
自測題43
2章邏輯門電路45
2.1TTL邏輯門45
2.1.1晶體管開關(guān)特性45
2.1.2常用的TTL門電路46
2.1.3TTL門電路的外部特性和參數(shù)50
2.2CMOS邏輯門53
2.2.1MOS管的開關(guān)特性53
2.2.2CMOS邏輯門54
2.2.3CMOS傳輸門56
2.3其他類型的集成電路57
2.3.1發(fā)射極耦合邏輯（ECL）電路57
2.3.2 I2L電路58
2.3.3 Bi-CMOS電路59
2.4各系列邏輯門電路接口59
2.5邏輯門的Verilog HDL描述60
本章小結(jié)61
習(xí)題61
自測題63
3章組合邏輯電路65
3.1組合邏輯電路的特點及邏輯功能表示
方法65
3.2組合邏輯電路的分析和設(shè)計66
3.2.1組合邏輯電路的分析方法66
3.2.2組合邏輯電路的設(shè)計方法67
3.3常用的組合邏輯電路70
3.3.1編碼器70
3.3.2譯碼器78
3.3.3數(shù)據(jù)選擇器89
3.3.4數(shù)據(jù)分配器95
3.3.5加法器97
3.3.6數(shù)值比較器105
3.4組合邏輯電路中的“競爭冒險”109
3.4.1“競爭-冒險”產(chǎn)生的原因109
3.4.2“競爭-冒險”的判斷和消除方法110
3.5工程應(yīng)用舉例113
3.6組合邏輯電路的Verilog HDL描述114
本章小結(jié)116
習(xí)題116
自測題121
4章觸發(fā)器123
4.1RS觸發(fā)器123
4.1.1基本RS觸發(fā)器123
4.1.2同步RS觸發(fā)器125
4.1.3主從RS觸發(fā)器127
4.2D觸發(fā)器129
4.2.1門控D鎖存器129
4.2.2邊沿D觸發(fā)器130
4.3JK觸發(fā)器131
4.3.1主從JK觸發(fā)器131
4.3.2邊沿JK觸發(fā)器134
4.3.3集成JK觸發(fā)器135
4.4觸發(fā)器邏輯功能的轉(zhuǎn)換136
4.4.1JK觸發(fā)器轉(zhuǎn)換為T和T′觸發(fā)器136
4.4.2D觸發(fā)器和JK觸發(fā)器的相互轉(zhuǎn)換137
4.5觸發(fā)器的觸發(fā)方式比較和脈沖工作特性138
4.5.1觸發(fā)器觸發(fā)方式的比較138
展開全部
書友推薦
- >
中國歷史的瞬間
- >
新文學(xué)天穹兩巨星--魯迅與胡適/紅燭學(xué)術(shù)叢書(紅燭學(xué)術(shù)叢書)
- >
史學(xué)評論
- >
月亮與六便士
- >
推拿
- >
詩經(jīng)-先民的歌唱
- >
回憶愛瑪儂
- >
企鵝口袋書系列·偉大的思想20:論自然選擇(英漢雙語)
本類暢銷
