中圖網(wǎng)小程序
一鍵登錄
更方便
本類五星書(shū)更多>
-
>
闖進(jìn)數(shù)學(xué)世界――探秘歷史名題
-
>
中醫(yī)基礎(chǔ)理論
-
>
當(dāng)代中國(guó)政府與政治(新編21世紀(jì)公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國(guó)特色社會(huì)主義理論體系概論(2021年版)
-
>
中醫(yī)內(nèi)科學(xué)·全國(guó)中醫(yī)藥行業(yè)高等教育“十四五”規(guī)劃教材
買(mǎi)過(guò)本商品的人還買(mǎi)了
中圖價(jià):¥41.3
加入購(gòu)物車
CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程 版權(quán)信息
- ISBN：9787030288301
- 條形碼：9787030288301 ; 978-7-03-028830-1
- 裝幀：一般膠版紙
- 冊(cè)數(shù)：暫無(wú)
- 重量：暫無(wú)
- 所屬分類：>>
CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程 本書(shū)特色
《CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程（第二版）》特色： ★內(nèi)容全面系統(tǒng)、講解循序漸進(jìn)，滿足數(shù)字電路基礎(chǔ)課程實(shí)驗(yàn)、小型數(shù)字系統(tǒng)設(shè)計(jì)、嵌入式系統(tǒng)設(shè)計(jì)等多層次的教學(xué)需求。 ★面向?qū)嶋H工程應(yīng)用，以Verilog HDL語(yǔ)言為例詳細(xì)剖析數(shù)字系統(tǒng)的設(shè)計(jì)方法，體現(xiàn)硬件設(shè)計(jì)軟件化的設(shè)計(jì)思想。 ★緊跟技術(shù)發(fā)展方向，新增SoPC等相關(guān)內(nèi)容，力求幫助學(xué)生掌握數(shù)字系統(tǒng)設(shè)計(jì)的新方法，為后續(xù)課程打下基礎(chǔ)。 ★《CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程（第二版）》配有相關(guān)教輔資料和實(shí)驗(yàn)資料，便于教學(xué)和實(shí)驗(yàn)的開(kāi)展。
CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程 內(nèi)容簡(jiǎn)介
本書(shū)共9章, 內(nèi)容包括: 緒論、可編程邏輯器件基礎(chǔ)、EDA工具應(yīng)用設(shè)計(jì)實(shí)踐、數(shù)字系統(tǒng)與Verilog HDL描述、Verilog HDL語(yǔ)言基礎(chǔ)、Verilog HDL設(shè)計(jì)進(jìn)階、綜合設(shè)計(jì)實(shí)例等。
CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程 目錄
叢書(shū)序第二版前言**版前言第1章 緒論1．1 概述1．1．1 電子器件的發(fā)展1．1．2 電子設(shè)計(jì)技術(shù)的發(fā)展1．2 EDA技術(shù)的發(fā)展史1．2．1 EDA概念1．2．2 EDA技術(shù)的發(fā)展1．3 CPLD/FPGA的發(fā)展史1．3．1 數(shù)字集成電路的分類1．3．2 可編程邏輯器件的發(fā)展史1．4 常用EDA設(shè)計(jì)工具介紹1．4．1 電子電路設(shè)計(jì)與仿真工具1．4．2 PCB設(shè)計(jì)軟件1．4．3 IC設(shè)計(jì)軟件1．4．4 CPLD／FPGA應(yīng)用設(shè)計(jì)工具1．5 數(shù)字系統(tǒng)的設(shè)計(jì)方法1．5．1 數(shù)字電路設(shè)計(jì)的基本方法1．5．2 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法1．5．3 CPLD／FPGA應(yīng)用設(shè)計(jì)流程1．5．4 基于QuartusⅡ的設(shè)計(jì)流程1．5．5 基于ISE的設(shè)計(jì)流程思考與練習(xí)題第2章 可編程邏輯器件基礎(chǔ)2．1 引言2．2 PID器件及其分類2．2．1 PLD器件2．2．2 PLD的分類2．3 可編程邏輯器件結(jié)構(gòu)簡(jiǎn)介2．3．1 標(biāo)準(zhǔn)門(mén)單元、電路示意和PAL等效圖2．3．2 PLD的邏輯表示方法2．3．3 PLD的基本結(jié)構(gòu)2．4 CPLD/FPGA的結(jié)構(gòu)和原理2．4．1 EPLD和CPLD的基本結(jié)構(gòu)2．4．2 FPGA的基本結(jié)構(gòu)2．5 CPLD/FPGA器件的編程2．5．1 Altera公司的EPLD／CPLD器件及其配置與編程2．5．2 L，attice公司的ISP-CPLD器件及其編程2．5．3 Xilinx公司的CPLD／FPGA器件及其編程2．5．4．CPLD／FPGA通用下載電路設(shè)計(jì)2．6 邊界掃描測(cè)試技術(shù)思考與練習(xí)題第3章 EDA工具應(yīng)用設(shè)計(jì)實(shí)踐3．1 QuartusⅡ簡(jiǎn)介3．2 QuartusⅡ的使用方法3．2．1 原理圖輸入法3．2．2 HDL輸入法思考與練習(xí)題第4章 數(shù)字系統(tǒng)與Verllog HDL描述4．1 verilox HDL的一般結(jié)構(gòu)4．1．1 電子系統(tǒng)、電路和模塊4．1．2 verilog HDL模塊的結(jié)構(gòu)4．1．3 Verilog HDL模塊的描述方式4．2 數(shù)字電路的Vedlog HDL模型與設(shè)計(jì)4．2．1 交通燈監(jiān)視電路設(shè)計(jì)4．2．2 四位二進(jìn)制數(shù)18421BCD碼4．2．3 函數(shù)發(fā)生器設(shè)計(jì)4．2．4 四選一數(shù)據(jù)選擇器4．2．5 三進(jìn)制計(jì)數(shù)器設(shè)計(jì)4．2．6 移位寄存器設(shè)計(jì)4．2．7 偽隨機(jī)序列信號(hào)發(fā)生器設(shè)計(jì)思考與練習(xí)題第5章 Verilog HDL語(yǔ)言基礎(chǔ)5．1 為什么要用verilog HDL5．1．1 概述5．1．2 Verilog HDL和VHDL比較5．1．3 Verilog HDL語(yǔ)言的主要功能5．1．4 傳統(tǒng)數(shù)字電路設(shè)計(jì)方法的回顧5．2 Verilog HDL基礎(chǔ)語(yǔ)法5．2．1 Verilog HDL的詞法5．2．2 Verilog HDL的數(shù)據(jù)類型5．2．3 verilog HDL運(yùn)算符及表達(dá)式5．2．4 系統(tǒng)任務(wù)與系統(tǒng)函數(shù)……
第6章 Verilog HDL設(shè)計(jì)進(jìn)階第7章 綜合設(shè)計(jì)實(shí)例第8章 設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目第9章 SoPC設(shè)計(jì)附錄A Verilog HDL關(guān)鍵字附錄B MY-FPGA-EP1C3開(kāi)發(fā)板介紹參考文獻(xiàn)
展開(kāi)全部
書(shū)友推薦
- >
【精裝繪本】畫(huà)給孩子的中國(guó)神話
- >
隨園食單
- >
羅曼·羅蘭讀書(shū)隨筆-精裝
- >
中國(guó)歷史的瞬間
- >
二體千字文
- >
煙與鏡
- >
史學(xué)評(píng)論
- >
唐代進(jìn)士錄
本類暢銷
