中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
數字邏輯-第3版 版權信息
- ISBN：9787111561774
- 條形碼：9787111561774 ; 978-7-111-56177-4
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
數字邏輯-第3版 本書特色
《數字邏輯 第3版》根據《計算機學科教學計劃》編寫。《數字邏輯 第3版》共9章，主要內容包括數字邏輯基礎、邏輯代數基礎、集成門電路、組合邏輯電路、觸發器、同步時序邏輯電路、異步時序邏輯電路、硬件描述語言Verilog HDL、以及脈沖波形的產生與整形共9個方面。
《數字邏輯 第3版》不僅介紹了數字邏輯的分析設計方法，還介紹了一些典型的數字電路的設計和應用方法，以及數字電路與邏輯設計的一些新內容。
《數字邏輯 第3版》可作為高等院校計算機、信息、電子工程、自動控制及通信等專業的教材，也可作為成人教育相關課程的教材，并可作為相關專業科技人員的參考書。
數字邏輯-第3版 內容簡介
根據《計算機學科教學計劃》編寫。
介紹數字系統設計領域新的設計理念和技術。
每一章后給出對應技術的應用舉例。
數字邏輯-第3版 目錄
前言
第1章數字邏輯基礎
1.1概述
1.1.1數字邏輯研究的對象及方法
1.1.2數字電路的發展
1.1.3數字電路的分類
1.2數制及其轉換
1.2.1進位計數制
1.2.2數制轉換
1.3帶符號數的代碼表示
1.3.1原碼及其運算
1.3.2反碼及其運算
1.3.3補碼及其運算
1.3.4符號位擴展
1.4數的定點與浮點表示
1.5數碼和字符的編碼
1.5.1BCD編碼
1.5.2可靠性編碼
1.5.3字符編碼
1.6本章小結
1.7習題
第2章邏輯代數基礎
2.1邏輯代數的基本概念
2.1.1邏輯代數的定義
2.1.2邏輯代數的基本運算
2.1.3邏輯代數的復合運算
2.1.4邏輯函數的表示法和邏輯函數的關系
2.2邏輯代數的基本定律、規則和常用公式
2.2.1基本定律
2.2.2重要規則
2.3邏輯函數表達式的形式與變換
2.3.1邏輯函數表達式的基本形式
2.3.2邏輯函數表達式的標準形式
2.3.3邏輯函數表達式的轉換
2.4邏輯函數的化簡
2.4.1代數化簡法
2.4.2卡諾圖化簡法
2.4.3包含無關項的邏輯函數的化簡
2.4.4多輸出邏輯函數的化簡
2.5本章小結
2.6習題
第3章集成門電路
3.1概述
3.2正邏輯和負邏輯
3.3分立元件門電路
3.3.1與門
3.3.2或門
3.3.3非門
3.4TTL邏輯門電路
3.4.1TTL與非門
3.4.2TTL邏輯門的外特性
3.4.3集電極開路輸出門（OC門）
3.4.4三態輸出門（TS門）
3.5CMOS集成邏輯門電路
3.5.1CMOS反相器（非門）
3.5.2CMOS與非門
3.5.3CMOS或非門
3.5.4CMOS 三態門
3.5.5CMOS漏極開路輸出門（OD門）
3.5.6CMOS傳輸門
3.6TTL和CMOS之間的接口電路
3.6.1用TTL門驅動CMOS門
3.6.2用CMOS門驅動TTL門
3.7本章小結
3.8習題
第4章組合邏輯電路
4.1概述
4.2組合邏輯電路的分析
4.2.1組合電路的分析步驟
4.2.2組合電路的分析舉例
4.3組合邏輯電路的設計
4.3.1組合電路的設計步驟
4.3.2組合電路的設計舉例
4.4經典邏輯運算電路
4.4.1半加器
4.4.2全加器
4.4.3全減器
4.5代碼轉化電路
4.5.1代碼轉化電路原理分析
4.5.2代碼轉化電路的應用
4.6數值比較電路
4.6.11位數值比較器
4.6.24位數值比較器
4.6.3集成比較器的應用
4.7編碼器和譯碼器
4.7.1編碼器電路原理分析
4.7.2編碼器的應用
4.7.3譯碼器電路原理分析
4.7.4譯碼器的應用
4.8數據選擇器和數據分配器
4.8.1數據選擇器原理分析
4.8.2數據選擇器的應用
4.8.3數據分配器原理分析
4.8.4數據分配器的應用
4.9競爭和冒險
4.9.1競爭和冒險現象
4.9.2險象的判定
4.9.3險象的消除和減弱
4.10組合邏輯電路設計的優化問題
4.11本章小結
4.12習題
第5章觸發器
5.1概述
5.1.1觸發器的電路結構和特點
5.1.2觸發器的邏輯功能和分類
5.2RS觸發器
5.2.1用與非門構成的基本RS觸發器
5.2.2用或非門構成的基本RS觸發器
5.2.3鐘控觸發器（鎖存器）
5.2.4鐘控RS觸發器
5.2.5主從RS觸發器
5.3D觸發器
5.3.1鐘控(電平型)D觸發器
5.3.2邊沿(維持-阻塞)D觸發器
5.3.3集成D觸發器
5.4JK觸發器
5.4.1主從JK觸發器
5.4.2邊沿JK觸發器
5.4.3集成JK觸發器
5.5其他功能的觸發器
5.5.1T觸發器
5.5.2T′觸發器(翻轉觸發器)
5.6集成觸發器的參數
5.6.1觸發器的靜態參數
5.6.2觸發器的動態參數
5.7各類觸發器的相互轉換
5.7.1JK觸發器轉換為D、T、T′和RS觸發器
5.7.2D觸發器轉換為JK、T、T′和RS觸發器
5.8觸發器的應用
5.8.1消顫開關
5.8.2分頻和雙相時鐘的產生
5.8.3異步脈沖同步化
5.9本章小結
5.10習題
第6章同步時序邏輯電路
6.1概述
6.2時序邏輯電路的結構和類型
6.2.1時序邏輯電路的結構和特點
6.2.2時序邏輯電路的分類
6.3同步時序邏輯電路的分析
6.3.1時序邏輯電路的表示方法
6.3.2分析方法和步驟
6.3.3分析舉例
6.4同步時序邏輯電路的設計
6.4.1設計方法和步驟
6.4.2狀態圖和狀態表
6.4.3狀態化簡方法
6.4.4狀態分配及編碼
6.4.5同步時序電路設計舉例
6.5典型同步時序邏輯電路的設計
6.5.1計數器
6.5.2十進制計數器
6.5.3寄存器
6.5.4移位寄存器型計數器
6.6典型同步時序邏輯電路的應用
6.6.1集成計數器及其應用
6.6.2集成寄存器及其應用
6.7本章小結
6.8習題
第7章異步時序邏輯電路
7.1異步時序邏輯電路的分類及特點
7.2脈沖異步時序邏輯電路
7.2.1脈沖異步時序邏輯電路的分析
7.2.2脈沖異步時序邏輯電路的設計
7.3電平異步時序邏輯電路
7.3.1電平異步時序邏輯電路的分析
7.3.2電平異步時序邏輯電路中的競爭與險象
7.3.3電平異步時序邏輯電路的設計
7.4異步計數器的原理與應用
7.5本章小結
7.6習題
第8章硬件描述語言Verilog HDL
8.1Verilog HDL語言概述
8.2Verilog HDL基本語法
8.2.1標識符
8.2.2數值和常數
8.2.3數據類型
8.2.4Verilog HDL的基本結構
8.3Verilog HDL的操作符
8.3.1算術操作符
8.3.2關系操作符
8.3.3等價操作符
8.3.4位操作符
8.3.5邏輯操作符
8.3.6縮減操作符
8.3.7移位操作符
8.3.8條件操作符
8.3.9拼接和復制操作符
8.4基本邏輯門電路的Verilog HDL
8.4.1與門的Verilog HDL描述
8.4.2或門的Verilog HDL描述
8.4.3非門的Verilog HDL描述
8.4
第1章數字邏輯基礎
1.1概述
1.1.1數字邏輯研究的對象及方法
1.1.2數字電路的發展
1.1.3數字電路的分類
1.2數制及其轉換
1.2.1進位計數制
1.2.2數制轉換
1.3帶符號數的代碼表示
1.3.1原碼及其運算
1.3.2反碼及其運算
1.3.3補碼及其運算
1.3.4符號位擴展
1.4數的定點與浮點表示
1.5數碼和字符的編碼
1.5.1BCD編碼
1.5.2可靠性編碼
1.5.3字符編碼
1.6本章小結
1.7習題
第2章邏輯代數基礎
2.1邏輯代數的基本概念
2.1.1邏輯代數的定義
2.1.2邏輯代數的基本運算
2.1.3邏輯代數的復合運算
2.1.4邏輯函數的表示法和邏輯函數的關系
2.2邏輯代數的基本定律、規則和常用公式
2.2.1基本定律
2.2.2重要規則
2.3邏輯函數表達式的形式與變換
2.3.1邏輯函數表達式的基本形式
2.3.2邏輯函數表達式的標準形式
2.3.3邏輯函數表達式的轉換
2.4邏輯函數的化簡
2.4.1代數化簡法
2.4.2卡諾圖化簡法
2.4.3包含無關項的邏輯函數的化簡
2.4.4多輸出邏輯函數的化簡
2.5本章小結
2.6習題
第3章集成門電路
3.1概述
3.2正邏輯和負邏輯
3.3分立元件門電路
3.3.1與門
3.3.2或門
3.3.3非門
3.4TTL邏輯門電路
3.4.1TTL與非門
3.4.2TTL邏輯門的外特性
3.4.3集電極開路輸出門（OC門）
3.4.4三態輸出門（TS門）
3.5CMOS集成邏輯門電路
3.5.1CMOS反相器（非門）
3.5.2CMOS與非門
3.5.3CMOS或非門
3.5.4CMOS 三態門
3.5.5CMOS漏極開路輸出門（OD門）
3.5.6CMOS傳輸門
3.6TTL和CMOS之間的接口電路
3.6.1用TTL門驅動CMOS門
3.6.2用CMOS門驅動TTL門
3.7本章小結
3.8習題
第4章組合邏輯電路
4.1概述
4.2組合邏輯電路的分析
4.2.1組合電路的分析步驟
4.2.2組合電路的分析舉例
4.3組合邏輯電路的設計
4.3.1組合電路的設計步驟
4.3.2組合電路的設計舉例
4.4經典邏輯運算電路
4.4.1半加器
4.4.2全加器
4.4.3全減器
4.5代碼轉化電路
4.5.1代碼轉化電路原理分析
4.5.2代碼轉化電路的應用
4.6數值比較電路
4.6.11位數值比較器
4.6.24位數值比較器
4.6.3集成比較器的應用
4.7編碼器和譯碼器
4.7.1編碼器電路原理分析
4.7.2編碼器的應用
4.7.3譯碼器電路原理分析
4.7.4譯碼器的應用
4.8數據選擇器和數據分配器
4.8.1數據選擇器原理分析
4.8.2數據選擇器的應用
4.8.3數據分配器原理分析
4.8.4數據分配器的應用
4.9競爭和冒險
4.9.1競爭和冒險現象
4.9.2險象的判定
4.9.3險象的消除和減弱
4.10組合邏輯電路設計的優化問題
4.11本章小結
4.12習題
第5章觸發器
5.1概述
5.1.1觸發器的電路結構和特點
5.1.2觸發器的邏輯功能和分類
5.2RS觸發器
5.2.1用與非門構成的基本RS觸發器
5.2.2用或非門構成的基本RS觸發器
5.2.3鐘控觸發器（鎖存器）
5.2.4鐘控RS觸發器
5.2.5主從RS觸發器
5.3D觸發器
5.3.1鐘控(電平型)D觸發器
5.3.2邊沿(維持-阻塞)D觸發器
5.3.3集成D觸發器
5.4JK觸發器
5.4.1主從JK觸發器
5.4.2邊沿JK觸發器
5.4.3集成JK觸發器
5.5其他功能的觸發器
5.5.1T觸發器
5.5.2T′觸發器(翻轉觸發器)
5.6集成觸發器的參數
5.6.1觸發器的靜態參數
5.6.2觸發器的動態參數
5.7各類觸發器的相互轉換
5.7.1JK觸發器轉換為D、T、T′和RS觸發器
5.7.2D觸發器轉換為JK、T、T′和RS觸發器
5.8觸發器的應用
5.8.1消顫開關
5.8.2分頻和雙相時鐘的產生
5.8.3異步脈沖同步化
5.9本章小結
5.10習題
第6章同步時序邏輯電路
6.1概述
6.2時序邏輯電路的結構和類型
6.2.1時序邏輯電路的結構和特點
6.2.2時序邏輯電路的分類
6.3同步時序邏輯電路的分析
6.3.1時序邏輯電路的表示方法
6.3.2分析方法和步驟
6.3.3分析舉例
6.4同步時序邏輯電路的設計
6.4.1設計方法和步驟
6.4.2狀態圖和狀態表
6.4.3狀態化簡方法
6.4.4狀態分配及編碼
6.4.5同步時序電路設計舉例
6.5典型同步時序邏輯電路的設計
6.5.1計數器
6.5.2十進制計數器
6.5.3寄存器
6.5.4移位寄存器型計數器
6.6典型同步時序邏輯電路的應用
6.6.1集成計數器及其應用
6.6.2集成寄存器及其應用
6.7本章小結
6.8習題
第7章異步時序邏輯電路
7.1異步時序邏輯電路的分類及特點
7.2脈沖異步時序邏輯電路
7.2.1脈沖異步時序邏輯電路的分析
7.2.2脈沖異步時序邏輯電路的設計
7.3電平異步時序邏輯電路
7.3.1電平異步時序邏輯電路的分析
7.3.2電平異步時序邏輯電路中的競爭與險象
7.3.3電平異步時序邏輯電路的設計
7.4異步計數器的原理與應用
7.5本章小結
7.6習題
第8章硬件描述語言Verilog HDL
8.1Verilog HDL語言概述
8.2Verilog HDL基本語法
8.2.1標識符
8.2.2數值和常數
8.2.3數據類型
8.2.4Verilog HDL的基本結構
8.3Verilog HDL的操作符
8.3.1算術操作符
8.3.2關系操作符
8.3.3等價操作符
8.3.4位操作符
8.3.5邏輯操作符
8.3.6縮減操作符
8.3.7移位操作符
8.3.8條件操作符
8.3.9拼接和復制操作符
8.4基本邏輯門電路的Verilog HDL
8.4.1與門的Verilog HDL描述
8.4.2或門的Verilog HDL描述
8.4.3非門的Verilog HDL描述
8.4
展開全部
書友推薦
- >
我從未如此眷戀人間
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
- >
龍榆生：詞曲概論/大家小書
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
上帝之肋:男人的真實旅程
- >
推拿
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
李白與唐代文化
本類暢銷
