掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
基于VIVADO的FPGA時序約束實戰 版權信息
- ISBN：9787121496905
- 條形碼：9787121496905 ; 978-7-121-49690-5
- 裝幀：暫無
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
基于VIVADO的FPGA時序約束實戰 內容簡介
時序約束是確保芯片和FPGA性能滿足設計需求的關鍵技術。芯片研發過程需要準確把握產品需求和項目需求，通過不斷迭代、評審和變更，實現需求的收斂和約束。芯片測試用例經過多個階段的仿真和驗證，以保證設計的準確性。在芯片RTL綜合流程中，時鐘、信號和關鍵路徑的約束是必要的，以滿足時序要求。FPGA的時序約束則涉及RTL設計、模塊位置、高速IP和I/O延時等，是一項系統的工程。本書深入講解時序約束的原理和實戰，將芯片時序約束的經驗應用于FPGA，以*大限度地提升FPGA性能。本書旨在為有經驗的工程設計者與工程管理者提供深入的時序約束知識，特別適合高級硬件設計工程師、研發部經理、專業的EMC工程師等。本書不僅適合希望提升芯片和FPGA性能的專業人士，還適合對時序約束原理和應用感興趣的技術愛好者。
書友推薦
- >
朝聞道
- >
企鵝口袋書系列·偉大的思想20:論自然選擇(英漢雙語)
- >
伯納黛特,你要去哪(2021新版)
- >
煙與鏡
- >
【精裝繪本】畫給孩子的中國神話
- >
山海經
- >
名家帶你讀魯迅:朝花夕拾
- >
羅曼·羅蘭讀書隨筆-精裝
本類暢銷
