ǰ��
��1�”�����Ӽ��g��������1
1.1����������0��1������1
1.2ģ�M��̖�͔�����̖2
1.3�r��}�_��̖�����gָ��4
1.4����ͨ�źʹ���ͨ��5
1.5�����·���������Ԫ6
1.6������Ӽ��g��΢����������Ҫ��7
˼���}8
��2�”���߉݋���A9
2.1����9
2.1.1�׷N���õĔ���9
2.1.2����֮�g���D�Q11
2.2�a��13
2.2.1����ʮ�M�ƴa14
2.2.2���״a15
2.2.3��żУ�a16
2.2.4�ַ��a16
2.2.5�h�־��a18
2.3���g�\���c߉݋�\��19
2.3.1���g�\��19
2.3.2����߉݋�\�㼰߉݋��̖22
2.3.3�ͺ�߉݋�\��24
2.3.4߉݋�����Ļ���������Ҏ�t25
2.4߉݋���������ʾ����26
2.4.1߉݋�����ĸ���26
2.4.2߉݋�����ı�ʾ����27
2.4.3߉݋�������N��ʾ����֮�g��
�D�Q31
2.5߉݋�����Ļ����c׃�Q33
2.5.1�����c׃�Q�����x33
2.5.2����������34
2.5.3���Z�D������35
2.5.4���Пo�P�߉݋�����Ļ���36
2.5.5�F������ϵ�y�OӋ�еĻ���37
�����Y38
˼���}�����}39
��3�¼���߉݋�T�·42
3.1�����·�Ļ�������42
3.1.1�����·�ķ�ͷ��b42
3.1.2����߉݋�T����Ҫ���gָ��45
3.1.3���ü���߉݋�T��̖47
3.2�댧�w�������_�P����48
3.2.1�p�O�;��w�ܵ��_�P����48
3.2.2��Ч�����w�ܵ��_�P����50
3.3TTLϵ�м���߉݋�T�Ȳ��·��
늚�����52
3.3.1TTL�c���T�ăȲ��Y��������
ԭ��52
3.3.2늉���ݔ���Ժ���•����54
3.3.3ݔ���ݔ�����Լ��ȳ���55
3.3.4TTL�c���Tݔ���ؓ�d����58
3.3.5TTL��늘O�_·�T�����B
߉݋�T58
3.4CMOS����߉݋�T�·61
3.4.1CMOS߉݋�·�Ļ���ԭ��
�������c62
3.4.2CMOS ���_����©�O�_·�T��
���B�T65
3.4.3CMOS��ݔ�T�������x����66
3.5����߉݋�����ӿڵ���Ҫ��67
3.5.1TTL�cCMOSϵ��֮�g�Ľӿ�
���}68
3.5.2߉݋�T�·ʹ���еĎׂ����H
���}70
�����Y71
˼���}�����}72
��4���i�������|�l��77
4.1��������77
4.2�i����78
4.2.1����RS�i����78
4.2.2�r犿���RS�i����80
4.2.3�r犿���D�i����82
4.2.4�i������MCS��51ϵ�І�Ƭ�CӲ��
Сϵ�y�еđ���83
4.3�|�l��84
4.3.1�S�֪�����D�|�l��85
4.3.2߅��JK�|�l��89
�����Y92
˼���}�����}92
��5�¿ɾ���߉݋����96
5.1�ɾ���߉݋�����İlչ�v�̼�څ��96
5.1.1�ɾ���߉݋�����İlչ�vʷ96
5.1.2�ɾ���߉݋�����İlչڅ��98
5.1.3�҇�FPGA�lչ�F��99
5.2�ɾ���߉݋�����ķ��100
5.2.1�����ɶȷ��100
5.2.2���Y�����101
5.2.3�����̹�ˇ���101
5.3���ܶ�PLD����102
5.3.1PLD��߉݋��̖���B����ʾ
����102
5.3.2PLD�Ļ����Y�����103
5.3.3���ܶ�PLD�Y��103
5.4���s�ɾ���߉݋����108
5.4.1CPLD�ĽY����ܼ����c108
5.4.2CPLDӲ��Сϵ�y109
5.5�F���ɾ����T���110
5.5.1FPGA�ĽY�����110
5.5.2FPGA���OӋ����112
5.5.3CPLD�cFPGA�Č��ȿ��Y113
�����Y114
˼���}�����}114
��6��VerilogӲ�������Z��116
6.1Ӳ�������Z�Ը���116
6.1.1Verilog HDL��VHDL����116
6.1.2Verilog HDL�cC�Z��117
6.1.3Verilog HDL�ĿɾC����118
6.2Verilog HDL�����Y��118
6.3Verilog HDL�Z������120
6.3.1�����~��120
6.3.2�������121
6.3.3������123
6.3.4�xֵ�Z��125
6.3.5���N������ʽ127
6.4�Ӵλ��OӋ�cģ�K������132
6.4.1������µ��OӋ����132
6.4.2ģ�K�Č�����132
6.5���ޠ�B�C�OӋ134
6.5.1���ޠ�B�C�ĸ����134
6.5.2���ޠ�B�C�OӋ��һ��ԭ�t��
���E135
6.6������C135
6.6.1�yԇƽ�_�136
6.6.2�r犺͏�λ��̖�Įa������136
�����Y138
˼���}�����}139
��7�½M��߉݋�·�c����140
7.1 �M��߉݋�·�Ļ������������
��̖140
7.1.1�M��߉݋�·�Ļ�������140
7.1.2��Ҏģ����߉݋�����ķ�̖141
7.2�g�a���;��a��142
7.2.1��ַ�g�a��142
7.2.2��ַ�g�a���đ���144
7.2.3���a�ܺ�BCD���߶��@ʾ
�g�a��146
7.2.4���a��150
7.2.5����Verilog HDL���g�a����
���a���OӋ152
7.3��·�x�����Ͷ�·������156
7.3.1��·�x�����Ĺ�������157
7.3.2��·�x�����ĔUչ�͑���157
7.3.3��·������159
7.3.4����Verilog HDL�Ķ�·�x����
�OӋ160
7.4�ӷ����ͱ��^��161
7.4.1�ɂ�1λ���M�Ƽӷ���161
7.4.2�����Mλ�Ķ�λ���M�Ƽӷ���162
7.4.3��ֵ���^��165
7.4.4����Verilog HDL�ļӷ�����
���^���OӋ167
7.5���g/߉݋�\���Ԫ169
7.5.1оƬ��ALU169
7.5.2����Verilog HDL��ALU�OӋ169
�����Y170
˼���}�����}171
��8�•r��߉݋�·�c����173
8.1�r��߉݋�·�ĽY�����������
��ʽ173
8.2�����|�l���r��߉݋�·�ķ�����
�OӋ175
8.2.1�|�l�����ɵĕr��߉݋�·
����175
8.2.2�|�l�����ɵĕr��߉݋�·
�OӋ178
8.2.3�������ޠ�B�C�ĕr��߉݋�·
�OӋ181
8.3����Ӌ����183
8.3.1��������Ӌ����184
8.3.2ͬ������Ӌ����185
8.3.3����Ӌ�����ĔUչ�c����187
8.3.4΢������Ƭ�ȵ�Ӌ����192
8.3.5����Verilog HDL��Ӌ����
�OӋ192
8.4�Ĵ���193
8.4.1�Ĵ���������194
8