掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
CMOS芯片結構與制造技術 版權信息
- ISBN：9787121425004
- 條形碼：9787121425004 ; 978-7-121-42500-4
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
CMOS芯片結構與制造技術 本書特色
本書從CMOS芯片結構技術出發，系統地介紹了微米﹑亞微米﹑深亞微米及納米CMOS制造技術，書中給出了100種典型CMOS芯片結構，介紹了各種典型制造技術，并描繪出50種制程剖面結構。
CMOS芯片結構與制造技術 內容簡介
本書從CMOS芯片結構技術出發，系統地介紹了微米、亞微米、深亞微米及納米CMOS制造技術，內容包括單阱CMOS、雙阱CMOS、LV/HV兼容CMOS、BiCMOS、LV/HV兼容BiCMOS,以及LV/HV兼容BCD制造技術。除第1章外，全書各章都采用由CMOS芯片主要元器件、制造技術及主要參數所組成的綜合表，從芯片結構出發，利用計算機和相應的軟件，描繪出芯片制造的各工序剖面結構，從而得到制程剖面結構。書中給出了100余種典型CMOS芯片結構，介紹了各種典型制造技術，并描繪出50余種制程剖面結構。深入地了解芯片制程剖面結構，對于電路設計、芯片制造、成品率提升、產品質量提高及電路失效分析等都是十分重要的。 本書技術含量高，非常實用，可作為芯片設計、制造、測試及可靠性等方面工程技術人員的重要參考資料，也可作為微電子專業高年級本科生的教學用書，還可供信息領域其他專業的學生和相關科研人員、工程技術人員參考。
CMOS芯片結構與制造技術 目錄
第1章 LSI/VLSI制造基本技術
1.1 基礎工藝技術
1.1.1 基礎工藝技術
1.1.2 工藝制程
1.1.3 工藝一體化
1.2 器件隔離技術
1.2.1 LOCOS隔離
1.2.2 淺槽隔離
1.2.3 PN結隔離
1.3 襯底與阱技術
1.3.1 CMOS工藝與阱的形成
1.3.2 可靠性與阱技術
1.3.3 外延與SOI襯底
1.4 柵與源、漏結的形成技術
1.4.1 柵工藝
1.4.2 源、漏結構的形成
1.4.3 漏極技術
1.5 接觸的形成與多層布線技術
1.5.1 接觸的形成
1.5.2 金屬化系統
1.5.3 多層布線工藝與平坦化技術
1.6 BiCMOS技術
1.7 LV/HV兼容技術
1.7.1 LV/HV兼容CMOS
1.7.2 LV/HV兼容BiCMOS
1.7.3 LV/HV兼容BCD
1.8 MOS集成電路工藝設計
1.8.1 硅襯底參數設計
1.8.2 柵介質材料
1.8.3 柵電極材料
1.8.4 閾值電壓設計
1.8.5 工藝參數設計
1.9 MOS集成電路設計與制造技術關系
1.9.1 芯片結構及其參數
1.9.2 芯片結構技術
1.9.3 芯片制造
第2章 單阱CMOS芯片與制程剖面結構
2.1 P-Well CMOS（A）
2.1.1 芯片平面/剖面結構
2.1.2 工藝技術
2.1.3 工藝制程
2.2 P-Well CMOS（B）
2.2.1 芯片剖面結構
2.2.2 工藝技術
2.2.3 工藝制程
2.3 P-Well CMOS（C）
2.3.1 芯片剖面結構
2.3.2 工藝技術
2.3.3 工藝制程
2.4 HV P-Well CMOS
2.4.1 芯片剖面結構
2.4.2 工藝技術
2.4.3 工藝制程
2.5 N-Well CMOS（A）
2.5.1 芯片平面/剖面結構
2.5.2 工藝技術
2.5.3 工藝制程
2.6 N-Well CMOS（B）
2.6.1 芯片剖面結構
2.6.2 工藝技術
2.6.3 工藝制程
2.7 N-Well CMOS（C）
2.7.1 芯片剖面結構
2.7.2 工藝技術
2.7.3 工藝制程
2.8 HV N-Well CMOS
2.8.1 芯片剖面結構
2.8.2 工藝技術
2.8.3 工藝制程
第3章 雙阱CMOS芯片與制程剖面結構
第4章 LV/HV兼容CMOS芯片與制程剖面結構
第5章 BiCMOS芯片與制程剖面結構
第6章 LV/HV兼容BiCMOS芯片與制程剖面結構
第7章 LV/HV兼容BCD芯片與制程剖面結構
附錄A 術語縮寫對照
附錄B 簡要說明
參考文獻
1.1 基礎工藝技術
1.1.1 基礎工藝技術
1.1.2 工藝制程
1.1.3 工藝一體化
1.2 器件隔離技術
1.2.1 LOCOS隔離
1.2.2 淺槽隔離
1.2.3 PN結隔離
1.3 襯底與阱技術
1.3.1 CMOS工藝與阱的形成
1.3.2 可靠性與阱技術
1.3.3 外延與SOI襯底
1.4 柵與源、漏結的形成技術
1.4.1 柵工藝
1.4.2 源、漏結構的形成
1.4.3 漏極技術
1.5 接觸的形成與多層布線技術
1.5.1 接觸的形成
1.5.2 金屬化系統
1.5.3 多層布線工藝與平坦化技術
1.6 BiCMOS技術
1.7 LV/HV兼容技術
1.7.1 LV/HV兼容CMOS
1.7.2 LV/HV兼容BiCMOS
1.7.3 LV/HV兼容BCD
1.8 MOS集成電路工藝設計
1.8.1 硅襯底參數設計
1.8.2 柵介質材料
1.8.3 柵電極材料
1.8.4 閾值電壓設計
1.8.5 工藝參數設計
1.9 MOS集成電路設計與制造技術關系
1.9.1 芯片結構及其參數
1.9.2 芯片結構技術
1.9.3 芯片制造
第2章 單阱CMOS芯片與制程剖面結構
2.1 P-Well CMOS（A）
2.1.1 芯片平面/剖面結構
2.1.2 工藝技術
2.1.3 工藝制程
2.2 P-Well CMOS（B）
2.2.1 芯片剖面結構
2.2.2 工藝技術
2.2.3 工藝制程
2.3 P-Well CMOS（C）
2.3.1 芯片剖面結構
2.3.2 工藝技術
2.3.3 工藝制程
2.4 HV P-Well CMOS
2.4.1 芯片剖面結構
2.4.2 工藝技術
2.4.3 工藝制程
2.5 N-Well CMOS（A）
2.5.1 芯片平面/剖面結構
2.5.2 工藝技術
2.5.3 工藝制程
2.6 N-Well CMOS（B）
2.6.1 芯片剖面結構
2.6.2 工藝技術
2.6.3 工藝制程
2.7 N-Well CMOS（C）
2.7.1 芯片剖面結構
2.7.2 工藝技術
2.7.3 工藝制程
2.8 HV N-Well CMOS
2.8.1 芯片剖面結構
2.8.2 工藝技術
2.8.3 工藝制程
第3章 雙阱CMOS芯片與制程剖面結構
第4章 LV/HV兼容CMOS芯片與制程剖面結構
第5章 BiCMOS芯片與制程剖面結構
第6章 LV/HV兼容BiCMOS芯片與制程剖面結構
第7章 LV/HV兼容BCD芯片與制程剖面結構
附錄A 術語縮寫對照
附錄B 簡要說明
參考文獻
展開全部
CMOS芯片結構與制造技術 作者簡介
潘桂忠，1959年畢業于南京大學物理學系半導體物理專業，高級工程師，研究生導師，貝嶺微電子公司原技術工程部經理。從事LSI/VLSI設計、工藝技術、芯片結構、電路研制及IC生產長達50余年。 先后負責啟動并運轉三家單位（航天部771所、香港華科、上海貝嶺）引進的LSI生產線，實現了大批量生產；開發并提高了各種工藝技術；研制并生產了各種LSI/VLSI。其中，上海貝嶺LSI大批量生產獲得成功并取得了很好的經濟效益，鄧小平等領導人曾來公司參觀；航天部專用“MOSIC的設計和制造”獲航天部三等功；“S1240電話交換機專用LSI制造、生產和國產化（國家引進重點項目）”分別獲上海市優秀新產品成果一等獎、科學技術進步獎和國家科技進步三等獎。曾參與《超純硅的制備和分析》與《世界IC發展趨勢》的編譯、《實用IC工藝手冊》的編著；發表論文50余篇，并編著《MOS集成電路結構與制造技術》和《MOS集成電路工藝與制造技術》。
書友推薦
- >
山海經
- >
李白與唐代文化
- >
煙與鏡
- >
史學評論
- >
隨園食單
- >
羅庸西南聯大授課錄
- >
羅曼·羅蘭讀書隨筆-精裝
- >
名家帶你讀魯迅:故事新編
本類暢銷
