中圖網(wǎng)小程序
一鍵登錄
更方便
中圖價(jià):¥19.7
加入購物車
EDA技術(shù)及VHDL 版權(quán)信息
- ISBN：9787564115043
- 條形碼：9787564115043 ; 978-7-5641-1504-3
- 裝幀：暫無
- 冊(cè)數(shù)：暫無
- 重量：暫無
- 所屬分類：>
EDA技術(shù)及VHDL 內(nèi)容簡介
《EDA技術(shù)及VHDL》全面介紹了EDA技術(shù)及VHDL概述和發(fā)展歷史；討論了EDA技術(shù)及VHDL與可編程邏輯器件的原理和應(yīng)用；分析了VHDL結(jié)構(gòu)與要素、VHDL基本語句；介紹了MAX+PLUSⅡ開發(fā)工具、VHDL設(shè)計(jì)應(yīng)用實(shí)例；研究了EDA技術(shù)及VHDL的實(shí)驗(yàn)方法，主要包括基本邏輯電路、可編程邏輯器件的應(yīng)用。 《EDA技術(shù)及VHDL》編寫力求反映應(yīng)用型本科的要求和理工類專業(yè)的教學(xué)特點(diǎn)，內(nèi)容力求由淺入深，循序漸進(jìn)，通俗易懂，基本概念和基本知識(shí)準(zhǔn)確清晰，說明簡明扼要，注重將理論與實(shí)際應(yīng)用有機(jī)地結(jié)合起來，并且特別注意以形象直觀的形式來配合文字表述，重點(diǎn)突出，以幫助讀者掌握計(jì)算機(jī)控制技術(shù)的主要內(nèi)容。 《EDA技術(shù)及VHDL》可適應(yīng)不同層次的讀者選用，既可用于高等學(xué)校理工類本科教材，也適用于各類工程技術(shù)人員參考、閱讀。
EDA技術(shù)及VHDL 目錄
1 EDA技術(shù)概述
1．1 EDA技術(shù)及其發(fā)展
1．1．1 EDA技術(shù)的發(fā)展階段
1．1．2 EDA的發(fā)展趨勢(shì)
1．2 EDA技術(shù)的主要內(nèi)容
1．2．1 硬件描述語言
1．2．2 大規(guī)模可編程邏輯器件
1．2．3 軟件開發(fā)工具
1．2．4 實(shí)驗(yàn)開發(fā)系統(tǒng)
1．3 EDA技術(shù)的基本工具
1．3．1 設(shè)計(jì)輸入編輯器
1．3．2 綜合器
1．3．3 仿真器
1．3．4 適配器（布局布線器）
1．3．5 下載器
1．4 EDA技術(shù)的基本設(shè)計(jì)思路
1．4．1 EDA電路級(jí)設(shè)計(jì)
1．4．2 EDA系統(tǒng)級(jí)設(shè)計(jì)
1．5 EDA設(shè)計(jì)開發(fā)流程
1．5．1 設(shè)計(jì)輸入
1．5．2 綜合
1．5．3 適配
1．5．4 時(shí)序仿真與功能仿真
1．5．5 編程下載
1．5．6 硬件測(cè)試
習(xí)題1
2 可編程邏輯器件
2．1 可編程邏輯器件概述
2．1．1 PLD發(fā)展歷程
2．1．2 可編程邏輯器件的特點(diǎn)
2．1．3 可編程邏輯器件的分類
2．2 簡單PLD原理
2．2．1 PLD中陣列的表示方法
2．2．2 PROM
2．2．3 PLA器件
2．2．4 PAL
2．2．5 GAL器件
2．3 CPLD的結(jié)構(gòu)與工作原理
2．3．1 CPLD的基本結(jié)構(gòu)
2．3．2 Altera公司MAX系列CPLD簡介
2．4 FPGA結(jié)構(gòu)與工作原理
2．4．1 FPGA的基本結(jié)構(gòu)
2．4．2 Xilinx公司XC3000系列的結(jié)構(gòu)
2．5 常用FPGA／CPLD產(chǎn)品簡介
2．5．1 ALTERA公司的FPGA/CPLD器件系列
2．5．2 Lattice公司CPLD器件系列
2．5．3 Xilinx公司的FPGA/CPLD器件系列
2．6 FPGA／CPLD的測(cè)試技術(shù)
2．6．1 內(nèi)部邏輯測(cè)試
2．6．2 JTAG邊界測(cè)試技術(shù)
2．7 FPGA和CPLD的比較
習(xí)題2
……
3 VHDL結(jié)構(gòu)與要素
4 VHDL基本語句
5 MAX+plusⅡ開發(fā)工具
6 基本邏輯電路設(shè)計(jì)
7 VHDL設(shè)計(jì)應(yīng)用實(shí)例
8 實(shí)驗(yàn)
附錄 GW48實(shí)驗(yàn)電路結(jié)構(gòu)圖
部分習(xí)題參考答案
參考文獻(xiàn)
1．1 EDA技術(shù)及其發(fā)展
1．1．1 EDA技術(shù)的發(fā)展階段
1．1．2 EDA的發(fā)展趨勢(shì)
1．2 EDA技術(shù)的主要內(nèi)容
1．2．1 硬件描述語言
1．2．2 大規(guī)模可編程邏輯器件
1．2．3 軟件開發(fā)工具
1．2．4 實(shí)驗(yàn)開發(fā)系統(tǒng)
1．3 EDA技術(shù)的基本工具
1．3．1 設(shè)計(jì)輸入編輯器
1．3．2 綜合器
1．3．3 仿真器
1．3．4 適配器（布局布線器）
1．3．5 下載器
1．4 EDA技術(shù)的基本設(shè)計(jì)思路
1．4．1 EDA電路級(jí)設(shè)計(jì)
1．4．2 EDA系統(tǒng)級(jí)設(shè)計(jì)
1．5 EDA設(shè)計(jì)開發(fā)流程
1．5．1 設(shè)計(jì)輸入
1．5．2 綜合
1．5．3 適配
1．5．4 時(shí)序仿真與功能仿真
1．5．5 編程下載
1．5．6 硬件測(cè)試
習(xí)題1
2 可編程邏輯器件
2．1 可編程邏輯器件概述
2．1．1 PLD發(fā)展歷程
2．1．2 可編程邏輯器件的特點(diǎn)
2．1．3 可編程邏輯器件的分類
2．2 簡單PLD原理
2．2．1 PLD中陣列的表示方法
2．2．2 PROM
2．2．3 PLA器件
2．2．4 PAL
2．2．5 GAL器件
2．3 CPLD的結(jié)構(gòu)與工作原理
2．3．1 CPLD的基本結(jié)構(gòu)
2．3．2 Altera公司MAX系列CPLD簡介
2．4 FPGA結(jié)構(gòu)與工作原理
2．4．1 FPGA的基本結(jié)構(gòu)
2．4．2 Xilinx公司XC3000系列的結(jié)構(gòu)
2．5 常用FPGA／CPLD產(chǎn)品簡介
2．5．1 ALTERA公司的FPGA/CPLD器件系列
2．5．2 Lattice公司CPLD器件系列
2．5．3 Xilinx公司的FPGA/CPLD器件系列
2．6 FPGA／CPLD的測(cè)試技術(shù)
2．6．1 內(nèi)部邏輯測(cè)試
2．6．2 JTAG邊界測(cè)試技術(shù)
2．7 FPGA和CPLD的比較
習(xí)題2
……
3 VHDL結(jié)構(gòu)與要素
4 VHDL基本語句
5 MAX+plusⅡ開發(fā)工具
6 基本邏輯電路設(shè)計(jì)
7 VHDL設(shè)計(jì)應(yīng)用實(shí)例
8 實(shí)驗(yàn)
附錄 GW48實(shí)驗(yàn)電路結(jié)構(gòu)圖
部分習(xí)題參考答案
參考文獻(xiàn)
展開全部
書友推薦
- >
巴金－再思錄
- >
月亮與六便士
- >
名家?guī)阕x魯迅:故事新編
- >
龍榆生：詞曲概論/大家小書
- >
朝聞道
- >
姑媽的寶刀
- >
小考拉的故事-套裝共3冊(cè)
- >
有舍有得是人生
本類暢銷
