掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
數字電路與FPGA設計(理工類地方本科院校新形態系列教材) 版權信息
- ISBN：9787305239885
- 條形碼：9787305239885 ; 978-7-305-23988-5
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
數字電路與FPGA設計(理工類地方本科院校新形態系列教材) 內容簡介
本書作為Digilent公司Basys 3 FPGA開發板的配套教材。Basys 3是一款可由Vivado工具鏈支持的入門級。FPGA開發板，帶有Xilinx Artix-7 FPGA芯片架構。該款產品是廣受歡迎的Basys系列HGA開發板中近期新的一代，特別適合剛開始接觸FPGA技術的學生或初學者。教材以Xilinx公司近期新的Vivado集成開發環境和Verilog HDL語言展開，代碼均可在Basys 3開發板上驗證，充分體現實戰性。 本書解決了從傳統數字電路的理論體系到當前現代數字系統設計的轉變，既保留了傳統數字電路知識體系中重要的理論基礎和典型74系列芯片的介紹，讓讀者明白在設計什么。更強調現代設計方法，突出模塊化編程的思想和IP設計封裝和調用方法。并且介紹了一些編程架構，比如計數器架構和狀態機架構。注重方法論，不僅講解知識點，更注重引導讀者觸類旁通，舉一反三。 全書共8章，內容豐富、循序漸進，適合于剛剛接觸FPGA的初學者自學閱讀，又可作為各類院校電氣信息類專業的數字電子技術、FPGA設計、EDA等課程的教材或參考書。
數字電路與FPGA設計(理工類地方本科院校新形態系列教材) 目錄
章 數字邏輯基礎
1．1 模擬信號和數字信號
1．2 二進制數、邏輯電平和數字波形
1．3 進制及進制之間的轉換
1．4 邏輯代數的基本定律
1．5 邏輯代數的基本規則
1．6 邏輯函數的化簡
1．7 卡諾圖化簡
本章習題
第2章 FPGA與Vivado基礎
2．1 可編程器件基礎
2．2 現場可編程門陣列（FPGA）
2．3 Basys 3 FPGA開發板資源
2．4 Vivado設計流程
本章習題
第3章 Verilog HDL基礎
3．1 Verilog概述
3．2 Verilog基礎知識
3．3 Verilog程序框架
3．4 Verilog編程規范
本章習題
第4章 組合邏輯電路設計基礎
4．1 若干典型的組合邏輯集成電路
4．2 組合電路中的always塊
4．3 條件語句
4．4 循環語句
4．5 always塊的一般編碼原則
4．6 常數和參數
4．7 設計實例
本章習題
第5章 時序電路設計基礎
5．1 鎖存器
5．2 觸發器
5．3 寄存器
5．4 移位寄存器
5．5 計數器
5．6 設計實例
本章習題
第6章 計數器架構
6．1 計數器架構八步法
6．2 計數器項目實踐
本章習題
第7章 狀態機架構
7．1 有限狀態機
7．2 有限狀態機代碼實現
7．3 設計實例
本章習題
第8章 數字積木設計模式
8．1 IP基礎
8．2 打包屬于自己的IP
8．3 源代碼法調用IP核設計實例——多數表決器
8．4 原理圖法調用IP核設計實例——二進制轉格雷碼
本章習題
參考文獻
1．1 模擬信號和數字信號
1．2 二進制數、邏輯電平和數字波形
1．3 進制及進制之間的轉換
1．4 邏輯代數的基本定律
1．5 邏輯代數的基本規則
1．6 邏輯函數的化簡
1．7 卡諾圖化簡
本章習題
第2章 FPGA與Vivado基礎
2．1 可編程器件基礎
2．2 現場可編程門陣列（FPGA）
2．3 Basys 3 FPGA開發板資源
2．4 Vivado設計流程
本章習題
第3章 Verilog HDL基礎
3．1 Verilog概述
3．2 Verilog基礎知識
3．3 Verilog程序框架
3．4 Verilog編程規范
本章習題
第4章 組合邏輯電路設計基礎
4．1 若干典型的組合邏輯集成電路
4．2 組合電路中的always塊
4．3 條件語句
4．4 循環語句
4．5 always塊的一般編碼原則
4．6 常數和參數
4．7 設計實例
本章習題
第5章 時序電路設計基礎
5．1 鎖存器
5．2 觸發器
5．3 寄存器
5．4 移位寄存器
5．5 計數器
5．6 設計實例
本章習題
第6章 計數器架構
6．1 計數器架構八步法
6．2 計數器項目實踐
本章習題
第7章 狀態機架構
7．1 有限狀態機
7．2 有限狀態機代碼實現
7．3 設計實例
本章習題
第8章 數字積木設計模式
8．1 IP基礎
8．2 打包屬于自己的IP
8．3 源代碼法調用IP核設計實例——多數表決器
8．4 原理圖法調用IP核設計實例——二進制轉格雷碼
本章習題
參考文獻
展開全部
數字電路與FPGA設計(理工類地方本科院校新形態系列教材) 作者簡介
陳景波，常熟理工學院電氣與自動化工程學院副教授、副院長，主要承擔《數字電子技術》《數字電路與FPGA設計》《單片機原理與接口技術》等課程。教學成果及科研情況：出版教材《51單片機實戰指南》，2019年；獲得江蘇省教學成果獎二等獎，2017年；獲中國自動化學會高等教育教學成果獎二等獎，2019年；獲常熟理工學院教學成果獎特等獎2項，一等獎2項；獲江蘇省科技進步獎三等獎1項。
書友推薦
- >
上帝之肋:男人的真實旅程
- >
羅曼·羅蘭讀書隨筆-精裝
- >
巴金－再思錄
- >
史學評論
- >
詩經-先民的歌唱
- >
我與地壇
- >
自卑與超越
- >
伊索寓言-世界文學名著典藏-全譯本
本類暢銷
