掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
數字通信同步技術的MATLAB與FPGA實現:Altera/Verilog版 版權信息
- ISBN：9787121386428
- 條形碼：9787121386428 ; 978-7-121-38642-8
- 裝幀：平裝-膠訂
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
數字通信同步技術的MATLAB與FPGA實現:Altera/Verilog版 本書特色
本書以Altera公司的FPGA為開發平臺，以MATLAB及Verilog HDL為開發工具，詳細闡述數字通信同步技術的FPGA實現原理、結構、方法和仿真測試過程，并通過大量的工程實例分析FPGA實現過程中的具體技術細節。本書主要內容包括FPGA實現數字信號處理基礎、鎖相環、載波同步、自動頻率控制、位同步、幀同步等。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，注重對工程實踐的指導性，力求使讀者在較短的時間內掌握數字通信同步技術的FPGA設計知識和技能。作者精心設計了與本書配套的FPGA開發板，詳細介紹了工程實例的實驗步驟及方法，形成了從理論到實踐的完整學習過程，可以有效地加深讀者對數字通信同步技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼，有利于工程技術人員參考，讀者可登錄華信教育資源網（www.hxedu.com.cn）免費注冊后下載。
數字通信同步技術的MATLAB與FPGA實現:Altera/Verilog版 內容簡介
本書以Altera公司的FPGA為開發平臺，以MATLAB及Verilog HDL為開發工具，詳細闡述數字通信同步技術的FPGA實現原理、結構、方法和仿真測試過程，并通過大量的工程實例分析FPGA實現過程中的具體技術細節。本書主要內容包括FPGA實現數字信號處理基礎、鎖相環、載波同步、自動頻率控制、位同步、幀同步等。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，注重對工程實踐的指導性，力求使讀者在較短的時間內掌握數字通信同步技術的FPGA設計知識和技能。作者精心設計了與本書配套的FPGA開發板，詳細介紹了工程實例的實驗步驟及方法，形成了從理論到實踐的完整學習過程，可以有效地加深讀者對數字通信同步技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼，有利于工程技術人員參考，讀者可登錄華信教育資源網(www.hxedu.com.cn)免費注冊后下載。
數字通信同步技術的MATLAB與FPGA實現:Altera/Verilog版 目錄
第1章 同步技術的概念及FPGA基礎 （1）
1.1 數字通信中的同步技術 （1）
1.2 同步技術的實現方法 （3）
1.2.1 兩種不同的實現原理 （3）
1.2.2 常用的工程實現途徑 （4）
1.3 FPGA概念及其在信號處理中的應用 （5）
1.3.1 基本概念及發展歷程 （5）
1.3.2 FPGA的結構和工作原理 （7）
1.3.3 FPGA在數字信號處理中的應用 （14）
1.4 Altera器件簡介 （15）
1.5 Verilog HDL語言簡介 （17）
1.5.1 HDL語言簡介 （17）
1.5.2 Verilog HDL的特點 （18）
1.5.3 Verilog HDL的程序結構 （19）
1.6 FPGA開發工具及設計流程 （20）
1.6.1 Quartus II開發套件 （20）
1.6.2 ModelSim仿真軟件 （23）
1.6.3 FPGA的設計流程 （25）
1.7 MATLAB軟件 （28）
1.7.1 MATLAB簡介 （28）
1.7.2 MATLAB工作界面 （28）
1.7.3 MATLAB的特點及優勢 （29）
1.7.4 MATLAB與Quartus II的數據交互 （30）
1.8 FPGA開發板CRD500 （31）
1.8.1 CRD500簡介 （31）
1.8.2 CRD500典型應用 （33）
1.9 小結 （33）
第2章 FPGA實現數字信號處理基礎 （35）
2.1 FPGA中數的表示 （35）
2.1.1 萊布尼茲與二進制 （35）
2.1.2 定點數表示 （36）
2.1.3 浮點數表示 （37）
2.2 FPGA中數的運算 （40）
2.2.1 加/減法運算 （40）
2.2.2 乘法運算 （43）
2.2.3 除法運算 （45）
2.2.4 有效數據位的計算 （45）
2.3 有限字長效應 （48）
2.3.1 字長效應的產生因素 （48）
2.3.2 A/D轉換器的字長效應 （49）
2.3.3 數字系統運算中的字長效應 （50）
2.4 FPGA中的常用運算處理模塊 （52）
2.4.1 加法器模塊 （52）
2.4.2 乘法器模塊 （54）
2.4.3 除法器模塊 （57）
2.4.4 浮點數運算模塊 （58）
2.4.5 濾波器模塊 （59）
2.5 小結 （61）
第3章 鎖相環原理及應用 （63）
3.1 鎖相環的原理 （63）
3.1.1 鎖相環的模型 （63）
3.1.2 鎖定與跟蹤的概念 （64）
3.1.3 鎖相環的基本性能要求 （65）
3.2 鎖相環的組成 （66）
3.2.1 鑒相器 （66）
3.2.2 環路濾波器 （67）
3.2.3 壓控振蕩器 （68）
3.3 鎖相環的動態方程 （68）
3.3.1 非線性相位模型 （68）
3.3.2 線性相位模型 （70）
3.3.3 鎖相環的傳遞函數 （71）
3.4 鎖相環的性能分析 （72）
3.4.1 暫態信號響應 （72）
3.4.2 鎖相環的頻率響應 （74）
3.4.3 鎖相環的穩定性 （77）
3.4.4 非線性跟蹤性能 （78）
3.4.5 鎖相環的捕獲性能 （80）
3.4.6 鎖相環的噪聲性能 （81）
3.5 鎖相環的應用 （83）
3.5.1 鎖相環的兩種跟蹤狀態 （83）
3.5.2 調頻解調器 （84）
3.5.3 調相解調器 （84）
3.5.4 調幅信號的相干解調 （85）
3.5.5 鎖相調頻器 （85）
3.5.6 鎖相調相器 （86）
3.6 小結 （86）
第4章 載波同步的FPGA實現 （88）
4.1 載波同步的原理 （88）
4.1.1 載波同步的概念及實現方法 （88）
4.1.2 鎖相環的工作方式 （89）
4.2 鎖相環的數字化模型 （90）
4.2.1 數字鑒相器 （90）
4.2.2 數字環路濾波器 （91）
4.2.3 數字控制振蕩器 （92）
4.2.4 數字鎖相環動態方程 （93）
4.3 輸入信號建模與仿真 （94）
4.3.1 工程實例需求 （94）
4.3.2 輸入信號模型 （95）
4.3.3 輸入信號的MATLAB仿真 （96）
4.4 載波同步環的參數設計 （99）
4.4.1 總體性能參數設計 （100）
4.4.2 數字鑒相器設計 （101）
4.4.3 環路濾波器及數控振蕩器設計 （104）
4.5 載波同步環的FPGA實現 （106）
4.5.1 頂層模塊的Verilog HDL實現 （106）
4.5.2 IIR濾波器的Verilog HDL實現 （108）
4.5.3 環路濾波器的Verilog HDL實現 （112）
4.5.4 載波同步環的FPGA實現 （114）
4.6 載波同步環的仿真測試 （115）
4.6.1 測試激勵的Verilog HDL設計 （115）
4.6.2 單載波輸入信號的仿真測試 （117）
4.6.3 調幅輸入信號的仿真測試 （121）
4.6.4 關于載波同步環參數的討論 （123）
4.7 載波同步環的板載測試 （125）
4.7.1 硬件接口電路 （125）
4.7.2 板載測試程序 （126）
4.7.3 板載測試驗證 （129）
4.8 小結 （130）
第5章 抑制載波同步的FPGA實現 （131）
5.1 抑制載波同步的原理 （131）
5.1.1 平方環的工作原理 （131）
5.1.2 同相正交環的工作原理 （132）
5.1.3 判決反饋環的工作原理 （134）
5.2 輸入信號建模與仿真 （135）
5.2.1 工程實例需求 （135）
5.2.2 DPSK信號的調制原理及特征 （135）
5.2.3 DPSK信號傳輸模型及仿真 （137）
5.3 平方環的FPGA實現 （139）
5.3.1 改進的平方環原理 （139）
5.3.2 改進的平方環性能參數設計 （139）
5.3.3 帶通濾波器設計 （140）
5.3.4 頂層模塊的Verilog HDL實現 （142）
5.3.5 帶通濾波器的Verilog HDL實現 （145）
5.3.6 低通濾波器的Verilog HDL實現 （149）
5.3.7 FPGA實現后的仿真測試 （151）
5.4 同相正交環的FPGA實現 （153）
5.4.1 同相正交環性能參數設計 （153）
5.4.2 低通濾波器的Verilog HDL實現 （154）
5.4.3 其他模塊的Verilog HDL實現 （155）
5.4.4 頂層模塊的Verilog HDL實現 （156）
5.4.5 FPGA實現后的仿真測試 （159）
5.4.6 同相支路的判決及碼型變換 （161）
5.5 判決反饋環的FPGA實現 （163）
5.5.1 判決反饋環的性能參數設計 （163）
5.5.2 頂層模塊的Verilog HDL實現 （164）
5.5.3 積分判決模塊的Verilog HDL實現 （167）
5.5.4 FPGA實現后的仿真測試 （169）
5.6 平方環的板載測試 （171）
5.6.1 硬件接口電路 （171）
5.6.2 板載測試程序 （171）
5.6.3 板載測試驗證 （172）
5.7 小結 （173）
第6章 自動頻率控制的FPGA實現 （174）
6.1 自動頻率控制的概念 （174）
6.2 *大似然頻差估計的FPGA實現 （175）
6.2.1 *大似然頻差估計的原理 （175）
6.2.2 *大似然頻差估計的MATLAB仿真 （177）
6.2.3 *大似然頻差估計的FPGA實現方法 （179）
6.3 基于FFT載波頻率估計的FPGA實現 （181）
6.3.1 離散傅里葉變換 （181）
6.3.2 FFT算法原理及MATLAB仿真 （183）
6.3.3 FFT核的使用 （186）
6.3.4 輸入信號建模與MATLAB仿真 （188）
6.3.5 基于FFT頻差估計的Verilog HDL實現 （189）
6.3.6 FPGA實現及仿真測試 （193）
6.4 FSK信號調制/解調原理 （194）
6.4.1 數字頻率調制 （195）
6.4.2 FSK信號的MATLAB仿真 （196）
6.4.3 FSK信號的相干解調原理 （199）
6.4.4 AFC環解調FSK信號的原理 （200）
6.5 AFC環的FPGA實現 （202）
6.5.1 AFC環參數設計 （202）
6.5.2 頂層模塊的Verilog HDL實現 （204）
6.5.3 鑒頻器模塊的Verilog HDL實現 （207）
6.5.4 FPGA實現及仿真測試 （208）
6.6 AFC環的板載測試 （209）
6.6.1 硬件接口電路 （209）
6.6.2 板載測試程序 （210）
6.6.3 板載測試驗證 （212）
6.7 小結 （213）
第7章 數字鎖相法位同步技術的FPGA實現 （214）
7.1 位同步的概念及實現方法 （214）
7.1.1 位同步的概念 （214）
7.1.2 利用濾波法提取位同步信號 （215）
7.1.3 利用數字鎖相法提取位同步信號 （216）
7.2 微分型位同步環的FPGA實現 （218）
7.2.1 微分型位同步環的原理 （218）
7.2.2 頂層模塊的Verilog HDL實現 （219）
7.2.3 雙相時鐘模塊的Verilog HDL實現 （221）
7.2.4 微分鑒相模塊的Verilog HDL實現 （223）
7.2.5 單穩態觸發器模塊的Verilog HDL實現 （225）
7.2.6 控制及分頻模塊的Verilog HDL實現 （226）
7.2.7 位同步信號形成及移相模塊的Verilog HDL實現 （228）
7.2.8 FPGA實現及仿真測試 （230）
7.3 積分型位同步環的FPGA實現 （232）
7.3.1 積分型位同步環的原理 （232）
7.3.2 頂層模塊的Verilog HDL實現 （234）
7.3.3 積分器模塊的Verilog HDL實現 （236）
7.3.4 鑒相模塊的Verilog HDL實現 （238）
7.3.5 FPGA實現及仿真測試 （239）
7.4 改進型位同步環的FPGA實現 （240）
7.4.1 正交支路積分輸出門限判決法 （240）
7.4.2 數字濾波器法的工作原理 （242）
7.4.3 隨機徘徊濾波器的Verilog HDL實現 （243）
7.4.4 隨機徘徊濾波器的仿真測試 （244）
7.4.5 改進型數字濾波器的工作原理 （245）
7.4.6 改進型數字濾波器的Verilog HDL實現 （246）
7.5 微分型位同步環的板載測試 （249）
7.5.1 硬件接口電路 （249）
7.5.2 板載測試程序 （249）
7.5.3 板載測試驗證 （250）
7.6 小結 （251）
第8章 插值算法位同步技術的FPGA實現 （252）
8.1 插值算法位同步技術的原理 （252）
8.1.1 插值算法的總體結構 （252）
8.1.2 內插濾波器的原理及結構 （252）
8.1.3 Gardner定時誤差檢測算法 （254）
8.1.4 環路濾波器與數控振蕩器 （256）
8.2 插值算法位同步技術的MATLAB仿真 （257）
8.2.1 環路濾波器系數的設計 （257）
8.2.2 定時誤差檢測算法的MATLAB仿真程序 （258）
8.2.3 簡化后插值算法位同步技術的仿真 （263）
8.3 插值算法位同步技術的FPGA實
1.1 數字通信中的同步技術 （1）
1.2 同步技術的實現方法 （3）
1.2.1 兩種不同的實現原理 （3）
1.2.2 常用的工程實現途徑 （4）
1.3 FPGA概念及其在信號處理中的應用 （5）
1.3.1 基本概念及發展歷程 （5）
1.3.2 FPGA的結構和工作原理 （7）
1.3.3 FPGA在數字信號處理中的應用 （14）
1.4 Altera器件簡介 （15）
1.5 Verilog HDL語言簡介 （17）
1.5.1 HDL語言簡介 （17）
1.5.2 Verilog HDL的特點 （18）
1.5.3 Verilog HDL的程序結構 （19）
1.6 FPGA開發工具及設計流程 （20）
1.6.1 Quartus II開發套件 （20）
1.6.2 ModelSim仿真軟件 （23）
1.6.3 FPGA的設計流程 （25）
1.7 MATLAB軟件 （28）
1.7.1 MATLAB簡介 （28）
1.7.2 MATLAB工作界面 （28）
1.7.3 MATLAB的特點及優勢 （29）
1.7.4 MATLAB與Quartus II的數據交互 （30）
1.8 FPGA開發板CRD500 （31）
1.8.1 CRD500簡介 （31）
1.8.2 CRD500典型應用 （33）
1.9 小結 （33）
第2章 FPGA實現數字信號處理基礎 （35）
2.1 FPGA中數的表示 （35）
2.1.1 萊布尼茲與二進制 （35）
2.1.2 定點數表示 （36）
2.1.3 浮點數表示 （37）
2.2 FPGA中數的運算 （40）
2.2.1 加/減法運算 （40）
2.2.2 乘法運算 （43）
2.2.3 除法運算 （45）
2.2.4 有效數據位的計算 （45）
2.3 有限字長效應 （48）
2.3.1 字長效應的產生因素 （48）
2.3.2 A/D轉換器的字長效應 （49）
2.3.3 數字系統運算中的字長效應 （50）
2.4 FPGA中的常用運算處理模塊 （52）
2.4.1 加法器模塊 （52）
2.4.2 乘法器模塊 （54）
2.4.3 除法器模塊 （57）
2.4.4 浮點數運算模塊 （58）
2.4.5 濾波器模塊 （59）
2.5 小結 （61）
第3章 鎖相環原理及應用 （63）
3.1 鎖相環的原理 （63）
3.1.1 鎖相環的模型 （63）
3.1.2 鎖定與跟蹤的概念 （64）
3.1.3 鎖相環的基本性能要求 （65）
3.2 鎖相環的組成 （66）
3.2.1 鑒相器 （66）
3.2.2 環路濾波器 （67）
3.2.3 壓控振蕩器 （68）
3.3 鎖相環的動態方程 （68）
3.3.1 非線性相位模型 （68）
3.3.2 線性相位模型 （70）
3.3.3 鎖相環的傳遞函數 （71）
3.4 鎖相環的性能分析 （72）
3.4.1 暫態信號響應 （72）
3.4.2 鎖相環的頻率響應 （74）
3.4.3 鎖相環的穩定性 （77）
3.4.4 非線性跟蹤性能 （78）
3.4.5 鎖相環的捕獲性能 （80）
3.4.6 鎖相環的噪聲性能 （81）
3.5 鎖相環的應用 （83）
3.5.1 鎖相環的兩種跟蹤狀態 （83）
3.5.2 調頻解調器 （84）
3.5.3 調相解調器 （84）
3.5.4 調幅信號的相干解調 （85）
3.5.5 鎖相調頻器 （85）
3.5.6 鎖相調相器 （86）
3.6 小結 （86）
第4章 載波同步的FPGA實現 （88）
4.1 載波同步的原理 （88）
4.1.1 載波同步的概念及實現方法 （88）
4.1.2 鎖相環的工作方式 （89）
4.2 鎖相環的數字化模型 （90）
4.2.1 數字鑒相器 （90）
4.2.2 數字環路濾波器 （91）
4.2.3 數字控制振蕩器 （92）
4.2.4 數字鎖相環動態方程 （93）
4.3 輸入信號建模與仿真 （94）
4.3.1 工程實例需求 （94）
4.3.2 輸入信號模型 （95）
4.3.3 輸入信號的MATLAB仿真 （96）
4.4 載波同步環的參數設計 （99）
4.4.1 總體性能參數設計 （100）
4.4.2 數字鑒相器設計 （101）
4.4.3 環路濾波器及數控振蕩器設計 （104）
4.5 載波同步環的FPGA實現 （106）
4.5.1 頂層模塊的Verilog HDL實現 （106）
4.5.2 IIR濾波器的Verilog HDL實現 （108）
4.5.3 環路濾波器的Verilog HDL實現 （112）
4.5.4 載波同步環的FPGA實現 （114）
4.6 載波同步環的仿真測試 （115）
4.6.1 測試激勵的Verilog HDL設計 （115）
4.6.2 單載波輸入信號的仿真測試 （117）
4.6.3 調幅輸入信號的仿真測試 （121）
4.6.4 關于載波同步環參數的討論 （123）
4.7 載波同步環的板載測試 （125）
4.7.1 硬件接口電路 （125）
4.7.2 板載測試程序 （126）
4.7.3 板載測試驗證 （129）
4.8 小結 （130）
第5章 抑制載波同步的FPGA實現 （131）
5.1 抑制載波同步的原理 （131）
5.1.1 平方環的工作原理 （131）
5.1.2 同相正交環的工作原理 （132）
5.1.3 判決反饋環的工作原理 （134）
5.2 輸入信號建模與仿真 （135）
5.2.1 工程實例需求 （135）
5.2.2 DPSK信號的調制原理及特征 （135）
5.2.3 DPSK信號傳輸模型及仿真 （137）
5.3 平方環的FPGA實現 （139）
5.3.1 改進的平方環原理 （139）
5.3.2 改進的平方環性能參數設計 （139）
5.3.3 帶通濾波器設計 （140）
5.3.4 頂層模塊的Verilog HDL實現 （142）
5.3.5 帶通濾波器的Verilog HDL實現 （145）
5.3.6 低通濾波器的Verilog HDL實現 （149）
5.3.7 FPGA實現后的仿真測試 （151）
5.4 同相正交環的FPGA實現 （153）
5.4.1 同相正交環性能參數設計 （153）
5.4.2 低通濾波器的Verilog HDL實現 （154）
5.4.3 其他模塊的Verilog HDL實現 （155）
5.4.4 頂層模塊的Verilog HDL實現 （156）
5.4.5 FPGA實現后的仿真測試 （159）
5.4.6 同相支路的判決及碼型變換 （161）
5.5 判決反饋環的FPGA實現 （163）
5.5.1 判決反饋環的性能參數設計 （163）
5.5.2 頂層模塊的Verilog HDL實現 （164）
5.5.3 積分判決模塊的Verilog HDL實現 （167）
5.5.4 FPGA實現后的仿真測試 （169）
5.6 平方環的板載測試 （171）
5.6.1 硬件接口電路 （171）
5.6.2 板載測試程序 （171）
5.6.3 板載測試驗證 （172）
5.7 小結 （173）
第6章 自動頻率控制的FPGA實現 （174）
6.1 自動頻率控制的概念 （174）
6.2 *大似然頻差估計的FPGA實現 （175）
6.2.1 *大似然頻差估計的原理 （175）
6.2.2 *大似然頻差估計的MATLAB仿真 （177）
6.2.3 *大似然頻差估計的FPGA實現方法 （179）
6.3 基于FFT載波頻率估計的FPGA實現 （181）
6.3.1 離散傅里葉變換 （181）
6.3.2 FFT算法原理及MATLAB仿真 （183）
6.3.3 FFT核的使用 （186）
6.3.4 輸入信號建模與MATLAB仿真 （188）
6.3.5 基于FFT頻差估計的Verilog HDL實現 （189）
6.3.6 FPGA實現及仿真測試 （193）
6.4 FSK信號調制/解調原理 （194）
6.4.1 數字頻率調制 （195）
6.4.2 FSK信號的MATLAB仿真 （196）
6.4.3 FSK信號的相干解調原理 （199）
6.4.4 AFC環解調FSK信號的原理 （200）
6.5 AFC環的FPGA實現 （202）
6.5.1 AFC環參數設計 （202）
6.5.2 頂層模塊的Verilog HDL實現 （204）
6.5.3 鑒頻器模塊的Verilog HDL實現 （207）
6.5.4 FPGA實現及仿真測試 （208）
6.6 AFC環的板載測試 （209）
6.6.1 硬件接口電路 （209）
6.6.2 板載測試程序 （210）
6.6.3 板載測試驗證 （212）
6.7 小結 （213）
第7章 數字鎖相法位同步技術的FPGA實現 （214）
7.1 位同步的概念及實現方法 （214）
7.1.1 位同步的概念 （214）
7.1.2 利用濾波法提取位同步信號 （215）
7.1.3 利用數字鎖相法提取位同步信號 （216）
7.2 微分型位同步環的FPGA實現 （218）
7.2.1 微分型位同步環的原理 （218）
7.2.2 頂層模塊的Verilog HDL實現 （219）
7.2.3 雙相時鐘模塊的Verilog HDL實現 （221）
7.2.4 微分鑒相模塊的Verilog HDL實現 （223）
7.2.5 單穩態觸發器模塊的Verilog HDL實現 （225）
7.2.6 控制及分頻模塊的Verilog HDL實現 （226）
7.2.7 位同步信號形成及移相模塊的Verilog HDL實現 （228）
7.2.8 FPGA實現及仿真測試 （230）
7.3 積分型位同步環的FPGA實現 （232）
7.3.1 積分型位同步環的原理 （232）
7.3.2 頂層模塊的Verilog HDL實現 （234）
7.3.3 積分器模塊的Verilog HDL實現 （236）
7.3.4 鑒相模塊的Verilog HDL實現 （238）
7.3.5 FPGA實現及仿真測試 （239）
7.4 改進型位同步環的FPGA實現 （240）
7.4.1 正交支路積分輸出門限判決法 （240）
7.4.2 數字濾波器法的工作原理 （242）
7.4.3 隨機徘徊濾波器的Verilog HDL實現 （243）
7.4.4 隨機徘徊濾波器的仿真測試 （244）
7.4.5 改進型數字濾波器的工作原理 （245）
7.4.6 改進型數字濾波器的Verilog HDL實現 （246）
7.5 微分型位同步環的板載測試 （249）
7.5.1 硬件接口電路 （249）
7.5.2 板載測試程序 （249）
7.5.3 板載測試驗證 （250）
7.6 小結 （251）
第8章 插值算法位同步技術的FPGA實現 （252）
8.1 插值算法位同步技術的原理 （252）
8.1.1 插值算法的總體結構 （252）
8.1.2 內插濾波器的原理及結構 （252）
8.1.3 Gardner定時誤差檢測算法 （254）
8.1.4 環路濾波器與數控振蕩器 （256）
8.2 插值算法位同步技術的MATLAB仿真 （257）
8.2.1 環路濾波器系數的設計 （257）
8.2.2 定時誤差檢測算法的MATLAB仿真程序 （258）
8.2.3 簡化后插值算法位同步技術的仿真 （263）
8.3 插值算法位同步技術的FPGA實
展開全部
數字通信同步技術的MATLAB與FPGA實現:Altera/Verilog版 作者簡介
杜勇，四川省廣安市人，高級工程師。1999年于湖南大學獲電子工程專業學士學位，2005年于國防科技大學獲信息與通信工程專業碩士學位。主要從事數字信號處理、無線通信以及FPGA應用技術研究。發表學術論文十余篇，出版《數字濾波器的MATLAB與FPGA實現（第2版）》、《數字通信同步技術的MATLAB與FPGA實現》、《數字調制解調技術的MATLAB與FPGA實現》等多部著作。
書友推薦
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
李白與唐代文化
- >
名家帶你讀魯迅:故事新編
- >
有舍有得是人生
- >
隨園食單
- >
大紅狗在馬戲團-大紅狗克里弗-助人
- >
二體千字文
- >
龍榆生：詞曲概論/大家小書
本類暢銷
