中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
VERILOG HDL入門(第3版)/夏宇聞等 版權信息
- ISBN：9787811242485
- 條形碼：9787811242485 ; 978-7-81124-248-5
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
VERILOG HDL入門(第3版)/夏宇聞等 本書特色
本書簡要介紹了Verilog硬件描述語言的基礎知識，包括語言的基本內容和基本結構，以及利用該語言在各種層次上對數字系統的建模方法。書中列舉了大量實例，幫助讀者掌握語言本身和建模方法，對實際數字系統設計也很有幫助。第3版中添加了與Verilog2001有關的新內容。 本書是VerilogHDL的初級讀本，可作為計算機、電子、電氣及自控等專業相關課程的教材，也可用作相關科研人員的參考書。
VERILOG HDL入門(第3版)/夏宇聞等 內容簡介
本書簡要介紹了Verilog硬件描述語言的基礎知識，包括語言的基本內容和基本結構，以及利用該語言在各種層次上對數字系統的建模方法。
VERILOG HDL入門(第3版)/夏宇聞等 目錄
第1章 簡介
1.1 什么是Verilog
HDL？1
1.2 歷史2
1.3 主要能力2
1.4 練習題4
第2 章 入門指南
2.1 模塊5
2.2 延遲7
2.3 數據流風格的描述7
2.4 行為風格的描述9
2.5 結構風格的描述12
2.6 混合設計風格的描述14
2.7 設計的仿真15
2.8 練習題19
第3章 Verilog語言要素
3.1 標識符20
3.2 注釋21
3.3 格式21
3.4 系統任務和系統函數22
3.5 編譯器指令22
3.5.1 `define和`undef22
3.5.2` ifdef、`ifndef、`else、elseif和
`endif23
3.5.3` default_nettype24
3.5.4` include24
3.5.5` resetall24
3.5.6` timescale25
3.5.7` unconnected_drive 和`nounconnected_drive26
3.5.8` celldefine和`endcelldefine27
3.5.9 line27
3.6 值集合27
3.6.1 整型數28
3.6.2 實數30
3.6.3 字符串30
3.7 數據類型31
3.7.1 線網類型31
3.7.2 未聲明的線網35
3.7.3 向量線網和標量線網35
3.7.4 變量類型36
3.7.5 數組41
3.7.6 reg與wire的不同點42
3.8 參數（parameter）42
局部參數43
3.9 練習題44
第4 章 表達式
4.1 操作數45
4.1.1 常數45
4.1.2 參數46
4.1.3 線網46
4.1.4 變量47
4.1.5 位選47
4.1.6 部分位選48
4.1.7 存儲器和數組元素49
4.1.8 函數調用50
4.1.9 符號50
4.2 操作符50
4.2.1 算術操作符52
4.2.2 關系操作符55
4.2.3 相等操作符56
4.2.4 邏輯操作符57
4.2.5 按位操作符58
4.2.6 縮減操作符59
4.2.7 移位操作符60
4.2.8 條件操作符62
4.2.9 拼接和復制操作符62
4.3 表達式的類型63
4.4 練習題64
第5章 門級建模
5.1 內建基元（原語）門65
5.2 多輸入門66
5.3 多輸出門68
5.4 三態門69
5.5 上拉門和下拉門（電阻）70
5.6
MOS開關71
5.7 雙向開關72
5.8 門延遲73
5.9 實例數組75
5.10 隱含的線網76
5.11 一個簡單的示例76
5.12 24 編碼器舉例78
5.13 主/從觸發器舉例78
5.14 奇偶校驗電路79
5.15 練習題80
第6章 用戶定義的原語（基元UDP）
6.1 UDP的定義82
6.2 組合邏輯的UDP83
6.3 時序邏輯的UDP84
6.3.1 狀態變量的初始化85
6.3.2 電平觸發的時序邏輯UDP85
6.3.3 沿觸發的時序邏輯UDP85
6.3.4 沿觸發的和電平敏感的混合行為86
6.4 另一個示例87
6.5 表項的總結88
6.6 練習題88
第7章 數據流建模
7.1 連續賦值語句89
7.2 示例91
7.3 線網聲明賦值91
7.4 賦值延遲92
7.5 線網延遲94
7.6 示例95
7.6.1 主/從觸發器95
7.6.2 幅值比較器96
7.7 練習題96
第8章 行為級建模
8.1 過程性結構97
8.1.1 initial語句97
8.1.2 always語句100
8.1.3 兩類語句在模塊中的使用102
8.2 時序控制104
8.2.1 延遲控制104
8.2.2 事件控制105
8.3 語句塊109
8.3.1 順序語句塊109
8.3.2 并行語句塊111
8.4 過程性賦值113
8.4.1 語句內部延遲114
8.4.2 阻塞性過程賦值115
8.4.3 非阻塞性過程賦值116
8.4.4 連續賦值與過程賦值的比較119
8.5 條件語句121
8.6 case語句122
8.7 循環語句125
8.7.1 forever循環語句125
8.7.2 repeat循環語句126
8.7.3 while循環語句127
8.7.4 for循環語句127
8.8 過程性連續賦值128
8.8.1 assign與deassign語句128
8.8.2 force與
release語句129
8.9 握手協議示例130
8.10 練習題132
第9章 結構建模
9.1 模塊134
9.2 端口134
9.3 模塊實例引用語句137
9.3.1 未連接的端口139
9.3.2 不同的端口位寬139
9.3.3 模塊參數值140
9.4 外部端口144
9.5 舉例148
9.6 generate語句151
9.6.1 generate循環語句151
9.6.2 generateconditional條件語句153
9.6.3 generatecase分支語句156
9.7 配置157
9.8 練習題161
第10章 其他論題
10.1 任務162
10.1.1 任務的定義162
10.1.2 任務的調用164
10.2 函數167
10.2.1 函數的定義168
10.2.2 函數的調用171
10.2.3 常數函數172
10.3 系統任務和系統函數172
10.3.1 顯示任務173
10.3.2 文件輸入/輸出任務177
10.3.3 時間標度任務180
10.3.4 仿真控制任務181
10.3.5 仿真時間函數182
10.3.6 轉換函數182
10.3.7 概率分布函數183
10.3.8 字符串格式化184
10.4 禁止語句185
10.5 命名事件187
10.6 結構描述方式和行為描述方式的混合使用189
10.7 層次路徑名191
10.8 共享任務和函數193
10.9 屬性195
10.10 值變轉儲文件196
10.10.1 四狀態型VCD文件196
10.10.2 拓展的VCD文件197
10.10.3 示例198
10.10.4 VCD文件格式200
10.11 指定塊 201
10.12 強度207
10.12.1 驅動強度207
10.12.2 電荷強度208
10.13 競爭的狀況208
10.14 命令行參變量210
10.15 練習題211
第11章 驗證
11.1 編寫測試平臺213
11.2 波形的生成214
11.2.1 值序列214
11.2.2 重復模式216
11.3 測試平臺舉例221
11.3.1 解碼器221
11.3.2 觸發器223
11.4 從文本文件中讀取向量225
11.5 向文本文件中寫入向量228
11.6 其他示例229
11.6.1 時鐘分頻器229
11.6.2 階乘設計231
11.6.3 序列檢測器235
11.6.4 LED序列237
11.7 實用程序239
11.7.1 檢測x239
11.7.2 將文件傳遞到任務中240
11.7.3 操作碼的調試241
11.7.4 檢測時鐘脈沖是否出現丟失的情況242
11.7.5 突發時鐘發生器242
11.8 練習題243
第12章 建模示例
12.1 簡單元素的建模245
12.2 不同風格的建模方式249
12.3 延遲的建模251
12.4 真值表的建模254
12.5 條件操作的建模256
12.6 同步邏輯建模258
12.7 通用移位寄存器262
12.8 格雷碼計數器
263
12.9 十進制數計數器264
12.10 并行到串行轉換器265
12.11 狀態機建模265
12.12 狀態機的交互268
12.13 Moore有限狀態機的建模272
12.14 Mealy有限狀態機的建模273
12.15 簡化的黑杰克程序275
12.16 掃描單元278
12.17 7段BCD碼譯碼器279
12.18 實用程序280
12.19 練習題281
附錄A 語法參考資料
A.1 關鍵字282
A.2 語法規則284
A.3 語法284
參考文獻315
索引316
展開全部
VERILOG HDL入門(第3版)/夏宇聞等 作者簡介
巴斯克是eSilicon公司的體系結構設計師。他曾是朗訊技術公司和貝爾實驗室技術部門的杰出成員，并在朗訊科技公司教授VHDL和Venlog HDL課程四年多。他還編寫了四本其他有關硬件描述語言和綜合的書籍，其中包括最暢銷的書A VHDL Primer和Venlog HDL Synthesis，A Practical Primer。Bhasker擁有美國明尼蘇達大學計算機科學系的博士學位和計算機技術學院的技術碩士學位，以及新德里印度技術學院電子工程系的學士學位。
書友推薦
- >
推拿
- >
詩經-先民的歌唱
- >
【精裝繪本】畫給孩子的中國神話
- >
羅庸西南聯大授課錄
- >
有舍有得是人生
- >
上帝之肋:男人的真實旅程
- >
史學評論
- >
羅曼·羅蘭讀書隨筆-精裝
本類暢銷
