掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
機械工業出版社靠前信息工程優選技術譯叢基于FPGA的系統優化與綜合 版權信息
- ISBN：9787111597223
- 條形碼：9787111597223 ; 978-7-111-59722-3
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
機械工業出版社靠前信息工程優選技術譯叢基于FPGA的系統優化與綜合 本書特色
本書系統介紹了關于FPGA的設計與實現的研究成果。首先，引入數字系統的設計概念，使用FPGA設計實現，并給出基于FPGA的高性能加速的仿真結果；其次，展現更多有限狀態機（FSM）的理論，闡述減少FPGA基本資源的方法，并講述如何在FPGA中實現小化電路的延時。本書著重介紹了完全綜合的硬件描述規范，提供大量基于提出的模型和方法的實際設計，探索了涉及核配置邏輯器件和大量嵌入模塊的建模方法。本書可作為普通高等學校微電子、電氣工程、自動化、能源工程等專業本科生和研究生相關課程的教材或參考書，也可為相關專業的工程技術人員對FPGA系統的研究設計提供參考。
機械工業出版社靠前信息工程優選技術譯叢基于FPGA的系統優化與綜合 內容簡介
本書系統介紹了關于FPGA的設計與實現的研究成果。首先，引入數字系統的設計概念，使用FPGA設計實現，并給出基于FPGA的高性能加速的仿真結果；其次，展現更多有限狀態機（FSM）的理論，闡述減少FPGA基本資源的方法，并講述如何在FPGA中實現小化電路的延時。本書著重介紹了接近綜合的硬件描述規范，提供大量基于提出的模型和方法的實際設計，探索了涉及核配置邏輯器件和大量嵌入模塊的建模方法。本書可作為普通高等學校微電子、電氣工程、自動化、能源工程等專業本科生和研究生相關課程的教材或參考書，也可為相關專業的工程技術人員對FPGA系統的研究設計提供參考。
機械工業出版社靠前信息工程優選技術譯叢基于FPGA的系統優化與綜合 目錄
譯者序
原書前言
縮略語
**部分 基于ＦＰＧＡ的數字電路與系統設計
第１章 ＦＰＧＡ結構、可重構結構、嵌入模塊和設計工具３
１.１ 介紹ＦＰＧＡ ３
１.２ ＦＰＧＡ器件的基礎７
１.２.１ ＸｉｌｉｎｘＦＰＧＡ的可配置邏輯模塊７
１.２.２ ＡｌｔｅｒａＦＰＧＡ的邏輯器件１０
１.３ 嵌入模塊１１
１.３.１ 嵌入存儲器１２
１.３.２ 嵌入ＤＳＰ模塊１５
１.４ 時鐘分配和復位１７
１.５ 設計工具１９
１.６ 執行和原型機２４
１.７ 基于ＦＰＧＡ的電路和系統的交互２９
參考文獻３５
第２章 基于ＦＰＧＡ器件的綜合ＶＨＤＬ ３７
２.１ 介紹ＶＨＤＬ ３７
２.２ 數據類型、對象和操作數４３
２.３ 組合進程和時序進程４８
２.３.１ 組合進程４９
２.３.２ 時序進程５２
２.４ 函數、進程和模塊５６
２.５ 類和生成６２
２.６ 庫、包和文件６７
２.７ 行為仿真７２
２.８ 原型機７６
參考文獻７８
第３章 設計技術８０
３.１ 組合電路８０
３.１.１ 譯碼器８３
３.１.２ 解碼器８３
３.１.３ 多路復用器８４
３.１.４ 比較器８５
３.１.５ 算術電路８５
３.１.６ 桶形移位器８６
３.２ 順序電路８６
３.２.１ 寄存器８６
３.２.２ 移位寄存器８７
３.２.３ 計數器８７
３.２.４ 有累加器的算術電路８８
３.３ 有限狀態機８９
３.４ 基于ＦＰＧＡ電路和系統的優選９２
３.４.１ 高并行性的基于網絡的解決方案９３
３.４.２ 硬件加速器９８
３.４.３ 塊化分層ＦＳＭ運行的并行算法９８
３.５ 并行排序的設計實例９９
３.６ 并行搜索的設計實例１０４
３.７ 并行計數器的設計實例１０９
３.８ 計數網絡的設計實例１１２
３.９ 基于ＬＵＴ的漢明權重計數器／比較器的設計實例１１５
３.１０ 向量操作的設計實例１２１
參考文獻１２５
第４章 嵌入模塊和系統設計１２７
４.１ ＩＰ芯片１２７
４.２ 嵌入ＤＳＰ １３６
４.３ ＦＰＧＡ交互１４１
４.３.１ Ｄｉｇｉｌｅｎｔ并行端口接口１４１
４.３.２ ＵＡＲＴ接口１４９
４.４ 軟硬件協同設計和協同仿真１６０
４.４.１ Ｄｉｇｉｌｅｎｔ并行接口的軟硬件協同設計１６１
４.４.２ ＵＡＲＴ接口的軟硬件協同設計１６８
４.５ 可編程片上系統１７７
基于ＦＰＧＡ的系統優化與綜合
Ⅹ
參考文獻１８１
第５章 基于層次和并行技術規范１８２
５.１ 模塊化層次結構規范１８２
５.２ 層次有限狀態機１８６
５.２.１ 具有明確模塊的ＨＦＳＭ的ＨＤＬ模板１８７
５.２.２ 具有不明確模塊的ＨＦＳＭ的ＨＤＬ模板１９５
５.３ ＨＦＳＭ的綜合１９６
５.３.１ 具有明確模塊的ＨＦＳＭ的綜合１９６
５.３.２ 具有不明確模塊的ＨＦＳＭ的綜合２０３
５.４ 并行規范和并行ＨＦＳＭ ２０４
５.５ 基于ＨＦＳＭ模型的軟件程序的硬件執行２１２
５.６ 嵌入式或分布式棧存儲器２１５
５.７ 優化技術２１７
５.７.１ 層次返回２１７
５.７.２ ＨＧＳ的多入口點２１９
５.７.３ 快棧解除２１９
５.８ 實際應用２１９
參考文獻２２５
第二部分 基于ＦＰＧＡ電路和系統的有限
狀態機的優化方法
第６章 ＭｏｏｒｅＦＳＭ 邏輯電路的硬件減少２３１
６.１ 現有方法的一般特點２３１
６.２ ＭｏｏｒｅＦＳＭ中的目標轉換２３７
６.３ ＭｏｏｒｅＦＳＭ的狀態代碼擴展式２４１
６.４ 替代邏輯條件綜合ＭｏｏｒｅＦＳＭ ２４８
參考文獻２５２
第７章 嵌入存儲模塊設計ＦＳＭ ２５４
７.１ Ｍｅａｌｙ和ＭｏｏｒｅＦＳＭ的簡單執行２５４
７.２ ＦＳＭ的結構解體２５９
７.３ 解碼微操作集設計ＭｅａｌｙＦＳＭ ２６２
７.４ 解碼兼容微操作域設計ＭｅａｌｙＦＳＭ ２６５
目 錄
Ⅺ
７.５ 解碼結構表行設計ＭｅａｌｙＦＳＭ ２６７
７.６ 基于ＭｏｏｒｅＦＳＭ的偽等狀態優化ＢＩＭＦ ２７２
參考文獻２７６
第８章 優化具有嵌入存儲塊的ＦＳＭ ２７８
８.１ ＭＰＭｅａｌｙＦＳＭ的簡單執行２７８
８.２ ＬＵＴｅｒ的優化２８５
８.３ 基于偽等狀態優化ＬＵＴｅｒ ２９０
８.４ 基于微操作集編碼優化ＬＵＴｅｒ ２９９
參考文獻３０６
第９章 操作實現轉換的ＦＳＭ ３０７
９.１ 轉換操作執行的概念３０７
９.２ 轉換可操作生成的ＦＳＭ組織３０９
９.３ ＦＳＭ設計實例３１２
９.４ 具有ＯＡＴ的ＦＳＭ的綜合進程結構表達３１５
９.４.１ 具有ＯＡＴ的ＦＳＭ的綜合進程的基本結構３１６
９.４.２ 改良綜合進程的基本結構３１７
９
原書前言
縮略語
**部分 基于ＦＰＧＡ的數字電路與系統設計
第１章 ＦＰＧＡ結構、可重構結構、嵌入模塊和設計工具３
１.１ 介紹ＦＰＧＡ ３
１.２ ＦＰＧＡ器件的基礎７
１.２.１ ＸｉｌｉｎｘＦＰＧＡ的可配置邏輯模塊７
１.２.２ ＡｌｔｅｒａＦＰＧＡ的邏輯器件１０
１.３ 嵌入模塊１１
１.３.１ 嵌入存儲器１２
１.３.２ 嵌入ＤＳＰ模塊１５
１.４ 時鐘分配和復位１７
１.５ 設計工具１９
１.６ 執行和原型機２４
１.７ 基于ＦＰＧＡ的電路和系統的交互２９
參考文獻３５
第２章 基于ＦＰＧＡ器件的綜合ＶＨＤＬ ３７
２.１ 介紹ＶＨＤＬ ３７
２.２ 數據類型、對象和操作數４３
２.３ 組合進程和時序進程４８
２.３.１ 組合進程４９
２.３.２ 時序進程５２
２.４ 函數、進程和模塊５６
２.５ 類和生成６２
２.６ 庫、包和文件６７
２.７ 行為仿真７２
２.８ 原型機７６
參考文獻７８
第３章 設計技術８０
３.１ 組合電路８０
３.１.１ 譯碼器８３
３.１.２ 解碼器８３
３.１.３ 多路復用器８４
３.１.４ 比較器８５
３.１.５ 算術電路８５
３.１.６ 桶形移位器８６
３.２ 順序電路８６
３.２.１ 寄存器８６
３.２.２ 移位寄存器８７
３.２.３ 計數器８７
３.２.４ 有累加器的算術電路８８
３.３ 有限狀態機８９
３.４ 基于ＦＰＧＡ電路和系統的優選９２
３.４.１ 高并行性的基于網絡的解決方案９３
３.４.２ 硬件加速器９８
３.４.３ 塊化分層ＦＳＭ運行的并行算法９８
３.５ 并行排序的設計實例９９
３.６ 并行搜索的設計實例１０４
３.７ 并行計數器的設計實例１０９
３.８ 計數網絡的設計實例１１２
３.９ 基于ＬＵＴ的漢明權重計數器／比較器的設計實例１１５
３.１０ 向量操作的設計實例１２１
參考文獻１２５
第４章 嵌入模塊和系統設計１２７
４.１ ＩＰ芯片１２７
４.２ 嵌入ＤＳＰ １３６
４.３ ＦＰＧＡ交互１４１
４.３.１ Ｄｉｇｉｌｅｎｔ并行端口接口１４１
４.３.２ ＵＡＲＴ接口１４９
４.４ 軟硬件協同設計和協同仿真１６０
４.４.１ Ｄｉｇｉｌｅｎｔ并行接口的軟硬件協同設計１６１
４.４.２ ＵＡＲＴ接口的軟硬件協同設計１６８
４.５ 可編程片上系統１７７
基于ＦＰＧＡ的系統優化與綜合
Ⅹ
參考文獻１８１
第５章 基于層次和并行技術規范１８２
５.１ 模塊化層次結構規范１８２
５.２ 層次有限狀態機１８６
５.２.１ 具有明確模塊的ＨＦＳＭ的ＨＤＬ模板１８７
５.２.２ 具有不明確模塊的ＨＦＳＭ的ＨＤＬ模板１９５
５.３ ＨＦＳＭ的綜合１９６
５.３.１ 具有明確模塊的ＨＦＳＭ的綜合１９６
５.３.２ 具有不明確模塊的ＨＦＳＭ的綜合２０３
５.４ 并行規范和并行ＨＦＳＭ ２０４
５.５ 基于ＨＦＳＭ模型的軟件程序的硬件執行２１２
５.６ 嵌入式或分布式棧存儲器２１５
５.７ 優化技術２１７
５.７.１ 層次返回２１７
５.７.２ ＨＧＳ的多入口點２１９
５.７.３ 快棧解除２１９
５.８ 實際應用２１９
參考文獻２２５
第二部分 基于ＦＰＧＡ電路和系統的有限
狀態機的優化方法
第６章 ＭｏｏｒｅＦＳＭ 邏輯電路的硬件減少２３１
６.１ 現有方法的一般特點２３１
６.２ ＭｏｏｒｅＦＳＭ中的目標轉換２３７
６.３ ＭｏｏｒｅＦＳＭ的狀態代碼擴展式２４１
６.４ 替代邏輯條件綜合ＭｏｏｒｅＦＳＭ ２４８
參考文獻２５２
第７章 嵌入存儲模塊設計ＦＳＭ ２５４
７.１ Ｍｅａｌｙ和ＭｏｏｒｅＦＳＭ的簡單執行２５４
７.２ ＦＳＭ的結構解體２５９
７.３ 解碼微操作集設計ＭｅａｌｙＦＳＭ ２６２
７.４ 解碼兼容微操作域設計ＭｅａｌｙＦＳＭ ２６５
目 錄
Ⅺ
７.５ 解碼結構表行設計ＭｅａｌｙＦＳＭ ２６７
７.６ 基于ＭｏｏｒｅＦＳＭ的偽等狀態優化ＢＩＭＦ ２７２
參考文獻２７６
第８章 優化具有嵌入存儲塊的ＦＳＭ ２７８
８.１ ＭＰＭｅａｌｙＦＳＭ的簡單執行２７８
８.２ ＬＵＴｅｒ的優化２８５
８.３ 基于偽等狀態優化ＬＵＴｅｒ ２９０
８.４ 基于微操作集編碼優化ＬＵＴｅｒ ２９９
參考文獻３０６
第９章 操作實現轉換的ＦＳＭ ３０７
９.１ 轉換操作執行的概念３０７
９.２ 轉換可操作生成的ＦＳＭ組織３０９
９.３ ＦＳＭ設計實例３１２
９.４ 具有ＯＡＴ的ＦＳＭ的綜合進程結構表達３１５
９.４.１ 具有ＯＡＴ的ＦＳＭ的綜合進程的基本結構３１６
９.４.２ 改良綜合進程的基本結構３１７
９
展開全部
書友推薦
- >
中國歷史的瞬間
- >
李白與唐代文化
- >
莉莉和章魚
- >
龍榆生：詞曲概論/大家小書
- >
月亮虎
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
- >
詩經-先民的歌唱
- >
回憶愛瑪儂
本類暢銷
