中圖網(wǎng)小程序
一鍵登錄
更方便
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰(zhàn)行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優(yōu)實踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
Fpga/cpld應用設計200例(下冊) 版權信息
- ISBN：9787811243161
- 條形碼：9787811243161 ; 978-7-81124-316-1
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>
Fpga/cpld應用設計200例(下冊) 本書特色
本書包括3篇。第2篇介紹FPGA／CPLD產品設計、開發(fā)中常遇到的一些特殊問題。主要內容有選件、方案確立、系統(tǒng)設計、開發(fā)系統(tǒng)（實驗板）、EDA技術、低功耗設計、重構、多級邏輯、程序綜合、消除毛刺、阻塞賦值、信號分類、同步、狀態(tài)機、存儲器、比較器、選擇器、總線、濾波器、門電路、時序邏輯、組合邏輯、譯碼器、優(yōu)化、擴展變換、調用、調試、仿真、下載、配置以及應用設計經(jīng)驗（23點）等107個實際問題的處理技巧與方法。第3篇介紹FPGA／CPLD常用工具及軟件的特點、使用方法與技巧。主要內容有FPGA開發(fā)環(huán)境、EDA設計工具、實驗、平臺、輸入管理軟件、邏輯綜合軟件、仿真軟件、Verilog HDL語言、VHDL語言以及常用電路描述技巧（29種）等40余個實例。第4篇介紹FPGA／CPLD常用芯片的結構原理、特性參數(shù)、使用方法及注意事項。 本書內容新穎、全面，分類規(guī)范，使用方便、快捷，融實用性、啟發(fā)性、信息性于一體，除可供科學研究人員、工程技術人員在設計開發(fā)解決現(xiàn)代生產和科研中的許多實際問題時參考、借鑒外，還可作為維護修理人員的參考用書，也可作為相關專業(yè)的大學本科高年級學生、研究生、再教育培訓班等的輔助教材或信息技術愛好者的自學用書。
Fpga/cpld應用設計200例(下冊) 內容簡介
本書是《實用工程技術叢書》之一，是應廣大科學研究人員、工程技術人員的迫切需求，參照國內外1000余項FPGA/CPLD應用設計成果，從實用角度出發(fā)編寫的。其特點是所編內容新穎、齊全，分類規(guī)范，使用方便、快捷，是一本具有實用性、啟發(fā)性、信息性的綜合工具書。
全書分上、下兩冊。上冊主要介紹FPGA/CPLD可編程控制器在網(wǎng)絡通信、儀器儀表、工業(yè)控制、遙感遙測、汽車工業(yè)、航天軍工及家用電器等領域的典型應用設計實例；下冊主要介紹產品設計開發(fā)技巧、方法與秘訣，常用設計、開發(fā)工具及軟件特性，常用芯片的結構特點等內容。全書共計典型應用設計實例287個。
本書適用于科學研究人員、工程技術人員、維護修理人員及大專院校師生。
Fpga/cpld應用設計200例(下冊) 目錄
第2篇 FPGA／CPLD產品設計、開發(fā)技巧與秘訣
2.1 如何根據(jù)項目選擇器件
2.2 可編程器件的選擇原則
2.3 確定初步方案的方法與技巧
2.4 基于可編程邏輯器件的數(shù)字系統(tǒng)的設計流程
2.5 掌握常用FPGA/CPLD
2.6 EDA技術的基本設計方法
2.7 數(shù)字系統(tǒng)設計中的低功耗設計方法
2.8 動態(tài)可編程重構技術
2.9 多級邏輯的設計技巧
2.10 Verilog HDL設計方法與技巧
2.11 FPGA設計的穩(wěn)定性探討
2.12 同步電路設計技巧
2.13 圖形設計法的實用技術
2.14 狀態(tài)機設計技巧
2.15 存儲器的VHDL實現(xiàn)方法與技巧
2.16 存儲器設計典型實例
2.17 只讀存儲器
2.18 比較器
2.19 多路選擇器
2.20 三態(tài)總線
2.21 m序列的產生和性質
2.22 對具體某一信號的連續(xù)存儲
2.23 典型的時序邏輯電路分析與描述
2.24 用Verilog HDL的時序邏輯電路設計
2.25 時序邏輯電路的設計方法與技巧
2.26 FPGA／CPLD的設計和優(yōu)化
2.27 CPLD典型器件ispPAC20的擴展應用技巧
2.28 CPLD典型器件ispPAC的基本應用技巧
2.29 Verilog HDL設計組合邏輯電路技巧
2.30 VHDL設計組合邏輯電路技巧
2.31 LED七段譯碼器的分析與設計
2.32 電路的仿真技巧
2.33 宏器件及其調用
2.34 ispPAC的增益調整方法
2.35 數(shù)字系統(tǒng)的描述方法
2.36 FPGA系統(tǒng)設計與調試技巧
2.37 典型的下載／配置方式
2.38 Xilinx器件的下載
2.39 ByteBlaster并口下載電纜
2.40 單個FLEX系列器件的PS配置（下載電纜連接與下載操作）
2.41 多個FLEX器件的PS配置（下載電路連接與下載操作）
2.42 單個MAX器件的JTAG方式編程（POF文件連接與編程）
2.43 單個FLEX器件的JTAG方式配置（SOF文件連接與編程）
2.44 多個MAX／FLEX器件的JTAG方式編程／配置（連接與編程）
2.45 主動串行與被動串行配置模式
2.46 門禁系統(tǒng)設計技巧
2.47 兩種實際應用的計數(shù)器電路設計
2.48 常用觸發(fā)器及其應用設計技巧
2.49 加法器設計
2.50 ispPAC的接口電路設計
2.51 編程接口和編程——ISP方式和JTAG方式
2.52 利用Verilog HDL設計狀態(tài)機的技巧
2.53 系統(tǒng)級層次式設計
2.54 邊界掃描測試技術
2.55 在系統(tǒng)下載電纜與評估板
2.56 用CPLD和單片機設計電子系統(tǒng)
2.57 怎樣優(yōu)化程序
2.58 怎樣才能避免潛在的危險
2.59 毛刺的產生及其消除技巧
2.60 計數(shù)器設計與FPGA資源
2.61 組合邏輯電路的競爭冒險及其消除技巧
2.62 選擇器設計和FPGA資源
2.63 基于FPGA／CPLD應用設計的23點經(jīng)驗總結
第3篇 FPGA／CPLD常用工具及軟件特性
3.1 常用的FPGA開發(fā)工具
3.2 常用EDA設計工具
3.3 FPGA／CPLD數(shù)字邏輯實驗平臺
3.4 軟件資源
3.5 典型常用的Verilog HDL語言（應用設計舉例）
3.6 Verilog HDL的一般結構
3.7 19種常用電路的Verilog HDL描述
3.8 典型常用的VHDL語言（應用設計舉例）
3.9 10種常用電路的VHDL描述
第4篇 FPGA／CPLD常用芯片結構及特點
4.1 FPGA和CPLD的結構性能對照
4.2 FPGA／CPLD的基本結構和原理
4.3 Xilinx系列CPLD
4.4 Altera系列CPLD
4.5 現(xiàn)場可編程系統(tǒng)芯片F(xiàn)PSC
4.6 無限可重構可編程門陣列ispXPGA
4.7 ispXPLD器件
4.8 在系統(tǒng)可編程通用數(shù)字開關ispGDS和互連器件ispGDX／V
4.9 在系統(tǒng)可編程模擬器件的原理
4.10 各種在系統(tǒng)可編程模擬器件的結構
4.11 ispLSI系列器件的性能參數(shù)
4.12 ispLSI系列器件的主要技術特性
4.13 ispLSI系列器件的編程方法
4.14 成熟器件與新型器件
4.15 FPGA/CPLD器件的編程
附錄1 現(xiàn)場可編程邏輯器件主流產品一覽
附錄2 各種器件的下載電路（在系統(tǒng)可編程ispJTAGTM芯片設計指導）
附錄3 Lattice系統(tǒng)宏（器件庫）
附錄4 國內外常用二進制邏輯元件圖形符號對照表
附錄5 世界著名的FPGA廠商及商標符號
附錄6 實驗開發(fā)板電路原理圖
附錄7 常用FPGA的端口資源
附錄8 兩種CPLD實驗儀器面板圖及電路圖
附錄9 CPLD主要器件引腳圖
附錄10 縮略語詞匯表
參考文獻
2.1 如何根據(jù)項目選擇器件
2.2 可編程器件的選擇原則
2.3 確定初步方案的方法與技巧
2.4 基于可編程邏輯器件的數(shù)字系統(tǒng)的設計流程
2.5 掌握常用FPGA/CPLD
2.6 EDA技術的基本設計方法
2.7 數(shù)字系統(tǒng)設計中的低功耗設計方法
2.8 動態(tài)可編程重構技術
2.9 多級邏輯的設計技巧
2.10 Verilog HDL設計方法與技巧
2.11 FPGA設計的穩(wěn)定性探討
2.12 同步電路設計技巧
2.13 圖形設計法的實用技術
2.14 狀態(tài)機設計技巧
2.15 存儲器的VHDL實現(xiàn)方法與技巧
2.16 存儲器設計典型實例
2.17 只讀存儲器
2.18 比較器
2.19 多路選擇器
2.20 三態(tài)總線
2.21 m序列的產生和性質
2.22 對具體某一信號的連續(xù)存儲
2.23 典型的時序邏輯電路分析與描述
2.24 用Verilog HDL的時序邏輯電路設計
2.25 時序邏輯電路的設計方法與技巧
2.26 FPGA／CPLD的設計和優(yōu)化
2.27 CPLD典型器件ispPAC20的擴展應用技巧
2.28 CPLD典型器件ispPAC的基本應用技巧
2.29 Verilog HDL設計組合邏輯電路技巧
2.30 VHDL設計組合邏輯電路技巧
2.31 LED七段譯碼器的分析與設計
2.32 電路的仿真技巧
2.33 宏器件及其調用
2.34 ispPAC的增益調整方法
2.35 數(shù)字系統(tǒng)的描述方法
2.36 FPGA系統(tǒng)設計與調試技巧
2.37 典型的下載／配置方式
2.38 Xilinx器件的下載
2.39 ByteBlaster并口下載電纜
2.40 單個FLEX系列器件的PS配置（下載電纜連接與下載操作）
2.41 多個FLEX器件的PS配置（下載電路連接與下載操作）
2.42 單個MAX器件的JTAG方式編程（POF文件連接與編程）
2.43 單個FLEX器件的JTAG方式配置（SOF文件連接與編程）
2.44 多個MAX／FLEX器件的JTAG方式編程／配置（連接與編程）
2.45 主動串行與被動串行配置模式
2.46 門禁系統(tǒng)設計技巧
2.47 兩種實際應用的計數(shù)器電路設計
2.48 常用觸發(fā)器及其應用設計技巧
2.49 加法器設計
2.50 ispPAC的接口電路設計
2.51 編程接口和編程——ISP方式和JTAG方式
2.52 利用Verilog HDL設計狀態(tài)機的技巧
2.53 系統(tǒng)級層次式設計
2.54 邊界掃描測試技術
2.55 在系統(tǒng)下載電纜與評估板
2.56 用CPLD和單片機設計電子系統(tǒng)
2.57 怎樣優(yōu)化程序
2.58 怎樣才能避免潛在的危險
2.59 毛刺的產生及其消除技巧
2.60 計數(shù)器設計與FPGA資源
2.61 組合邏輯電路的競爭冒險及其消除技巧
2.62 選擇器設計和FPGA資源
2.63 基于FPGA／CPLD應用設計的23點經(jīng)驗總結
第3篇 FPGA／CPLD常用工具及軟件特性
3.1 常用的FPGA開發(fā)工具
3.2 常用EDA設計工具
3.3 FPGA／CPLD數(shù)字邏輯實驗平臺
3.4 軟件資源
3.5 典型常用的Verilog HDL語言（應用設計舉例）
3.6 Verilog HDL的一般結構
3.7 19種常用電路的Verilog HDL描述
3.8 典型常用的VHDL語言（應用設計舉例）
3.9 10種常用電路的VHDL描述
第4篇 FPGA／CPLD常用芯片結構及特點
4.1 FPGA和CPLD的結構性能對照
4.2 FPGA／CPLD的基本結構和原理
4.3 Xilinx系列CPLD
4.4 Altera系列CPLD
4.5 現(xiàn)場可編程系統(tǒng)芯片F(xiàn)PSC
4.6 無限可重構可編程門陣列ispXPGA
4.7 ispXPLD器件
4.8 在系統(tǒng)可編程通用數(shù)字開關ispGDS和互連器件ispGDX／V
4.9 在系統(tǒng)可編程模擬器件的原理
4.10 各種在系統(tǒng)可編程模擬器件的結構
4.11 ispLSI系列器件的性能參數(shù)
4.12 ispLSI系列器件的主要技術特性
4.13 ispLSI系列器件的編程方法
4.14 成熟器件與新型器件
4.15 FPGA/CPLD器件的編程
附錄1 現(xiàn)場可編程邏輯器件主流產品一覽
附錄2 各種器件的下載電路（在系統(tǒng)可編程ispJTAGTM芯片設計指導）
附錄3 Lattice系統(tǒng)宏（器件庫）
附錄4 國內外常用二進制邏輯元件圖形符號對照表
附錄5 世界著名的FPGA廠商及商標符號
附錄6 實驗開發(fā)板電路原理圖
附錄7 常用FPGA的端口資源
附錄8 兩種CPLD實驗儀器面板圖及電路圖
附錄9 CPLD主要器件引腳圖
附錄10 縮略語詞匯表
參考文獻
展開全部
Fpga/cpld應用設計200例(下冊) 節(jié)選
第2篇 FPGA／CPLD產品設計、開發(fā)技巧與秘訣
2.1 如何根據(jù)項目選擇器件
在開發(fā)產品的時候到底應該選擇FPGA還是CPLD呢?下面對二者進行總結對比。
①FPGA適合完成時序邏輯，CPLD適合完成各種算法和組合邏輯。換句話說，F(xiàn)PGA更適合于時序邏輯，而CPLD更適合于組合邏輯。
②CPLD的時序延遲是均勻的和可預測的，而FPGA的布線結構決定了其延遲的不可預測性。
③在編程上，F(xiàn)PGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程，F(xiàn)PGA主要通過改變內部連線的布線來編程。
④FPGA的集成度比CPLD高，具有更復雜的布線結構和邏輯實現(xiàn)。
⑤CPLD比FPGA使用起來更方便。CPLD無需外部存儲器芯片，使用簡單；而FPGA的編程信息需存放在外部存儲器上，使用方法復雜。
⑥在編程方式上，CPLD編程次數(shù)可達數(shù)千次，系統(tǒng)斷電時編程信息也不丟失；FPGA大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時丟失，每次上電時，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。
⑦CPLD保密性比FPGA強。
⑧一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。
⑨CPLD擁有上電即可工作的特性，而大部分FPGA需要一個加載過程，所以如果系統(tǒng)要求可編程邏輯器件上電就工作，那么就應該選擇CPLD。
在根據(jù)自己的系統(tǒng)選擇了使用哪種編程器件之后，接下來的工作就是確定器件的型號。Altera公司的器件有5 V，3．3 V，2．5 V，1．8 V，1．2 V等幾種，要根據(jù)其所接的外電路的工作電壓來選擇用哪種電壓的芯片。一般來說，同一系列的芯片，在封裝相同時，其引腳是兼容的，比如MAX7000系列的EPM7128S(PQFP封裝、160腳)與EPM7160S(PQFP封裝、160腳)的引腳是兼容的。所以，在以后有可能會升級的地方，建議讀者在選型時應該看看是否有兼容的升級芯片。
……
Fpga/cpld應用設計200例(下冊) 作者簡介
四川大學教授，發(fā)表論文10余篇，主持完成國家教委科研項目2項，獲四川省人民政府科技進步獎1項，國家級1項，中國專利5項，世界優(yōu)秀專利1項，被列入世界名人錄。
書友推薦
- >
大紅狗在馬戲團-大紅狗克里弗-助人
- >
隨園食單
- >
史學評論
- >
煙與鏡
- >
自卑與超越
- >
月亮與六便士
- >
中國歷史的瞬間
- >
名家?guī)阕x魯迅:故事新編
本類暢銷
