第1章 數制與編碼 1 1.1 進位計數制 2 1.1.1 基數和權 2 1.1.2 2n進制數之間的轉換 2 1.1.3 十進制數和二進制數的轉換 3 1.2 二-十進制編碼 4 1.2.1 幾種二-十進制編碼 4 1.2.2 二-十進制編碼的加法 6 1.2.3 加法電路的VHDL描述 8 1.3 格雷碼 12 習題 15 第2章 邏輯代數基礎 16 2.1 基本概念 16 2.1.1 邏輯變量和邏輯函數 16 2.1.2 基本邏輯運算 16 2.1.3 導出邏輯運算 18 2.1.4 邏輯函數的表示方法 20 2.2 邏輯代數的定理和規則 23 2.2.1 邏輯代數的基本定律 23 2.2.2 常用公式 23 2.2.3 展開定理 24 2.2.4 邏輯代數的三個規則 25 2.3 邏輯函數的標準表達式 25 2.3.1 標準與或式 26 2.3.2 標準或與式 27 2.3.3 不完全確定的邏輯函數 28 2.4 數字邏輯電路設計方法 30 2.4.1 邏輯電路的設計 30 2.4.2 兩個2421BCD碼相加和的調整電路設計 31 習題 35 第3章 集成邏輯門電路 39 3.1 MOS晶體管 39 3.1.1 MOS晶體管的分類 39 3.1.2 MOS管的三個工作區 40 3.1.3 MOS管的開關時間 40 3.2 CMOS反相器 41 3.2.1 CMOS反相器的結構和工作原理 41 3.2.2 CMOS反相器的電壓傳輸特性 42 3.2.3 CMOS反相器功耗 44 3.2.4 CMOS反相器的開關時間 44 3.3 CMOS其他邏輯門電路 45 3.3.1 CMOS與非門 45 3.3.2 CMOS或非門 46 3.3.3 門的輸入端數的擴展 47 3.3.4 緩沖門、與門及或門 47 3.3.5 CMOS與或非門和異或門 48 3.4 CMOS集成電路的輸出結構 49 3.4.1 推挽輸出 49 3.4.2 三態輸出 49 3.4.3 漏極開路輸出 50 3.5 CMOS電路使用中應該注意的問題 51 3.6 TTL邏輯門電路簡介 53 3.7 組合邏輯電路的競爭與冒險 54 3.7.1 冒險的分類 55 3.7.2 冒險的檢查及消除 56 習題 58 第4章 中規模組合電路及VHDL描述設計 61 4.1 常見組合電路結構 61 4.2 編碼器 62 4.2.1 普通編碼器的VHDL描述 62 4.2.2 2421碼編碼器的VHDL描述 65 4.2.3 優先編碼器74HC148 66 4.2.4 優先權編碼器的VHDL描述 68 4.3 譯碼器 69 4.3.1 普通譯碼器的VHDL描述 69 4.3.2 2421碼譯碼器的VHDL描述 70 4.3.3 中規模譯碼器74HC139、74HC138、74HC154 71 4.3.4 用VHDL描述中規模譯碼器74HC138 74 4.3.5 顯示譯碼器74LS47、74LS48 75 4.3.6 用VHDL描述顯示譯碼器 77 4.4 加法器 78 4.4.1 中規模全加器74LS83、74HC283 78 4.4.2 利用中規模全加器做全減器 79 4.4.3 利用VHDL描述加/減法器 81 4.4.4 中規模電路設計 83 4.5 數據選擇器 85 4.5.1 用VHDL描述數據選擇器 86 4.5.2 利用中規模數據選擇器設計電路 87 4.6 數值比較器 92 4.7 綜合設計 94 4.7.1 用中規模電路及門電路設計 96 4.7.2 用VHDL設計 97 4.7.3 利用4位V5421FULL加法電路擴展設計8位加法電路 108 習題 109 第5章 集成觸發器 115 5.1 觸發器的基本特性及其記憶作用 116 5.2 電位型觸發器 117 5.2.1 基本RS觸發器 117 5.2.2 帶使能端的RS觸發器 123 5.2.3 D觸發器 123 5.2.4 鎖存器 124 5.3 時鐘控制的集成觸發器 125 5.3.1 主從觸發器 125 5.3.2 T觸發器 129 5.3.3 邊沿觸發器 129 5.4 集成觸發器的時間參數 133 5.4.1 建立時間和保持時間 133 5.4.2 時鐘信號的時間參數 134 習題 134 第6章 時序邏輯電路的分析、設計和描述 139 6.1 時序電路基礎 139 6.1.1 同步時序電路的分類和描述 139 6.1.2 常用時序電路 140 6.2 小規模計數器的分析、設計及VHDL描述 142 6.2.1 小規模計數器的分析 142 6.2.2 小規模計數器的設計 146 6.3 小規模一般時序電路的設計及VHDL描述 152 6.3.1 投幣機的設計舉例 152 6.3.2 空調溫度調節電路設計舉例 158 6.4 中規模集成計數器及應用設計 162 6.4.1 可預置十進制可逆計數器74LS192 163 6.4.2 利用74LS192設計萬年歷 167 6.4.3 四位二進制加1計數器74LS169 172 6.5 小規模移位寄存器及VHDL描述 176 6.5.1 移位寄存器的構成 176 6.5.2 環形、扭環形計數器 178 6.5.3 序列信號發生器 181 6.6 中規模移位寄存器及應用設計 190 6.6.1 通用移位寄存器74LS194及序列信號發生器設計 191 6.6.2 JK輸入的移位寄存器74LS195及M序列的縮短設計 192 6.6.3 8位移位寄存器74LS164及串—并轉換電路設計 193 6.6.4 8位移位寄存器74LS166及并—串轉換電路設計 197 6.6.5 8位并—串—并轉換電路設計 199 6.6.6 利用中規模芯片設計序列信號發生器電路 200 6.7 序列信號的產生與接收檢測電路的設計 203 6.7.1 序列信號發生器電路的VHDL描述 203 6.7.2 序列信號接收檢測電路設計 204 6.7.3 組成完整的序列信號產生和接收檢測電路 208 6.8 紅外傳輸系統的設計與仿真 209 6.8.1 空調機溫度信號、基帶信號產生及調制信號產生電路 211 6.8.2 空調機溫度調節總電路及接收解碼 214 6.8.3 仿真結果分析 216 習題 218 第7章 實驗與課程設計 226 7.1 Proteus快速入門 226 7.2 FPGA開發板簡介 230 7.3 基于FPGA開發板的Quartus使用教程 239 7.4 實驗項目 256 7.4.1 組合邏輯電路實驗(一) 256 7.4.2 組合邏輯電路實驗(二) 258 7.4.3 組合邏輯電路實驗(三) 260 7.4.4 組合邏輯電路實驗(四) 263 7.4.5 組合邏輯電路實驗(五) 265 7.4.6 組合邏輯電路實驗(六) 267 7.4.7 組合邏輯電路實驗(七) 271 7.4.8 時序邏輯電路實驗(一) 274 7.4.9 時序邏輯電路實驗(二) 276 7.4.10 時序邏輯電路實驗(三) 277 7.4.11 時序邏輯電路實驗(四) 280 7.4.12 時序邏輯電路實驗(五) 282 7.4.13 時序邏輯電路實驗(六) 286 7.5 系統綜合設計項目 289 7.5.1 數字萬年歷 289 7.5.2 基于紅外通信的空調溫度控制器 297 7.5.3 交通信號燈控制器 301 7.5.4 紅外遙控數字密碼鎖 302 參考文獻 304