掃一掃
關(guān)注中圖網(wǎng)
官方微博
包郵 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì):Altera SoC FPGA
作者：任愛(ài)鋒[等]編著
開(kāi)本：
26cm
頁(yè)數(shù)：
379頁(yè)
本類(lèi)榜單：教材銷(xiāo)量榜
溫馨提示：5折以下圖書(shū)主要為出版社尾貨，大部分為全新（有塑封/無(wú)塑封），個(gè)別圖書(shū)品相8-9成新、切口
有劃線(xiàn)標(biāo)記、光盤(pán)等附件不全詳細(xì)品相說(shuō)明>>
有劃線(xiàn)標(biāo)記、光盤(pán)等附件不全詳細(xì)品相說(shuō)明>>
本類(lèi)五星書(shū)更多>
-
>
闖進(jìn)數(shù)學(xué)世界――探秘歷史名題
-
>
中醫(yī)基礎(chǔ)理論
-
>
當(dāng)代中國(guó)政府與政治(新編21世紀(jì)公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國(guó)特色社會(huì)主義理論體系概論(2021年版)
-
>
中醫(yī)內(nèi)科學(xué)·全國(guó)中醫(yī)藥行業(yè)高等教育“十四五”規(guī)劃教材
中圖價(jià):¥18.7
加入購(gòu)物車(chē)
基于FPGA的嵌入式系統(tǒng)設(shè)計(jì):Altera SoC FPGA 版權(quán)信息
- ISBN：9787560634517
- 條形碼：9787560634517 ; 978-7-5606-3451-7
- 裝幀：平裝-膠訂
- 冊(cè)數(shù)：暫無(wú)
- 重量：暫無(wú)
- 所屬分類(lèi)：>>
基于FPGA的嵌入式系統(tǒng)設(shè)計(jì):Altera SoC FPGA 內(nèi)容簡(jiǎn)介
《基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)：Altera SoC FPGA（第二版）/高等學(xué)校電子信息類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材》全面介紹基于AlteraNiosII軟核和ARMCortex-A9硬核的嵌入式系統(tǒng)軟硬件設(shè)計(jì)開(kāi)發(fā)技術(shù)，共分為九章，主要內(nèi)容包括：基于SoCFPGA的嵌入式系統(tǒng)設(shè)計(jì)概述，AlteraSoCFPGA系列器件簡(jiǎn)介，QuartusIIEDA開(kāi)發(fā)工具應(yīng)用，Qsys系統(tǒng)開(kāi)發(fā)工具，NiosIIEDS嵌入式處理器設(shè)計(jì)，基于Qsys的HPS模型設(shè)計(jì)，基于SoCEDS的嵌入式系統(tǒng)設(shè)計(jì)，基于ARMSoCFPGA的DSP設(shè)計(jì)，OpenCL入門(mén)與應(yīng)用。
《基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)：Altera SoC FPGA（第二版）/高等學(xué)校電子信息類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材》內(nèi)容豐富，取材新穎，可以作為高等院校電子類(lèi)和通信類(lèi)各專(zhuān)業(yè)本科生、研究生EDA課程的教材，也可以作為相關(guān)專(zhuān)業(yè)工程技術(shù)人員的參考書(shū)。
基于FPGA的嵌入式系統(tǒng)設(shè)計(jì):Altera SoC FPGA 目錄
第1章 基于SoCFPGA的嵌入式系統(tǒng)設(shè)計(jì)概述
1.1 SoC嵌入式設(shè)計(jì)的挑戰(zhàn)與機(jī)遇
1.2 Altera提供的解決方案匯集
1.2.1 器件系列
1.2.2 設(shè)計(jì)軟件工具及嵌入式處理器
1.2.3 可以使用的IP功能
1.2.4 SoCFPGA開(kāi)發(fā)套件簡(jiǎn)介
第2章 AlteraSoCFPGA系列器件簡(jiǎn)介
2.1 SoCFPGA簡(jiǎn)介
2.2 CycloneV器件
2.3 ArriaV器件
第3章 QuartusIIEDA開(kāi)發(fā)工具應(yīng)用
3.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法簡(jiǎn)介
3.1.1 圖形用戶(hù)界面設(shè)計(jì)方法
3.1.2 EDA數(shù)字系統(tǒng)設(shè)計(jì)流程
3.1.3 Quarrusll13.OEDA軟件特點(diǎn)
3.2 Quartusll13.0軟件安裝
3.3 QuartusIIEDA軟件設(shè)計(jì)過(guò)程
3.4 QuartusII設(shè)計(jì)輸入
3.4.1 創(chuàng)建新工程
3.4.2 建立原理圖編輯文件
3.4.3 建立文本編輯文件
3.4.4 建立存儲(chǔ)器編輯文件
3.4.5 設(shè)計(jì)實(shí)例
3.5 設(shè)計(jì)項(xiàng)目的編譯
3.5.1 項(xiàng)目綜合
3.5.2 Quartusll編譯器選項(xiàng)設(shè)置
3.5.3 引腳分配
3.5.4 項(xiàng)目編譯結(jié)果分析
3.6 設(shè)計(jì)項(xiàng)目的仿真驗(yàn)證
3.6.1 Modelsim軟件架構(gòu)
3.6.2 Modelsim軟件應(yīng)用
3.7 TimeQuest時(shí)序分析
3.7.1 時(shí)序分析基本參數(shù)
3.7.2 時(shí)序分析基本步驟
3.7.3 查看時(shí)序分析報(bào)告
3.8 器件編程
第4章 Qsys系統(tǒng)開(kāi)發(fā)工具
4.1 Qsys簡(jiǎn)介
4.1.1 SoPC技術(shù)簡(jiǎn)介
4.1.2 Qsys與SoPC開(kāi)發(fā)
4.1.3 Qsys的功能特點(diǎn)
4.1.4 Qsys的優(yōu)點(diǎn)
4.2 Qsys設(shè)計(jì)流程
4.3 Qsys用戶(hù)界面
4.3.1 系統(tǒng)元件頁(yè)
4.3.2 系統(tǒng)從屬頁(yè)
4.3.3 系統(tǒng)選項(xiàng)頁(yè)
4.3.4 Qsys菜單命令
4.4 Qsys用戶(hù)自定制元件
4.4.1 Qsys組件構(gòu)成
4.4.2 Qsys組件編輯器
4.4.3 自定義組件實(shí)例1-DDS信號(hào)產(chǎn)生模塊
4.4.4 自定義組件實(shí)例2-以太網(wǎng)控制器W5300控制
第5章 NiosIIEDS嵌入式處理器設(shè)計(jì)
5.1 NiosII嵌入式處理器簡(jiǎn)介
5.1.1 代Nios嵌入式處理器
5.1.2 第二代Nios嵌入式處理器
5.1.3 可配置的軟核嵌入式處理器的優(yōu)勢(shì)
5.2 NiosII嵌入式處理器軟硬件開(kāi)發(fā)流程簡(jiǎn)介
5.2.1 硬件開(kāi)發(fā)流程
5.2.2 軟件設(shè)計(jì)流程
5.2.3 軟件設(shè)計(jì)實(shí)例
5.3 HAL系統(tǒng)庫(kù)
5.3.1 HAL系統(tǒng)庫(kù)簡(jiǎn)介
5.3.2 使用HAL開(kāi)發(fā)程序
5.4 NiosIIEDS開(kāi)發(fā)實(shí)例
5.4.1 系統(tǒng)軟硬件需求分析
5.4.2 系統(tǒng)硬件設(shè)計(jì)
5.4.3 系統(tǒng)軟件設(shè)計(jì)
……
第6章 基于Qsys的HPS模型設(shè)計(jì)
第7章 基于SoC EDS的嵌入式系統(tǒng)設(shè)計(jì)
第8章 基于ARM SoC FPGA的DSP設(shè)計(jì)
第9章 OpenCL入門(mén)與應(yīng)用
1.1 SoC嵌入式設(shè)計(jì)的挑戰(zhàn)與機(jī)遇
1.2 Altera提供的解決方案匯集
1.2.1 器件系列
1.2.2 設(shè)計(jì)軟件工具及嵌入式處理器
1.2.3 可以使用的IP功能
1.2.4 SoCFPGA開(kāi)發(fā)套件簡(jiǎn)介
第2章 AlteraSoCFPGA系列器件簡(jiǎn)介
2.1 SoCFPGA簡(jiǎn)介
2.2 CycloneV器件
2.3 ArriaV器件
第3章 QuartusIIEDA開(kāi)發(fā)工具應(yīng)用
3.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法簡(jiǎn)介
3.1.1 圖形用戶(hù)界面設(shè)計(jì)方法
3.1.2 EDA數(shù)字系統(tǒng)設(shè)計(jì)流程
3.1.3 Quarrusll13.OEDA軟件特點(diǎn)
3.2 Quartusll13.0軟件安裝
3.3 QuartusIIEDA軟件設(shè)計(jì)過(guò)程
3.4 QuartusII設(shè)計(jì)輸入
3.4.1 創(chuàng)建新工程
3.4.2 建立原理圖編輯文件
3.4.3 建立文本編輯文件
3.4.4 建立存儲(chǔ)器編輯文件
3.4.5 設(shè)計(jì)實(shí)例
3.5 設(shè)計(jì)項(xiàng)目的編譯
3.5.1 項(xiàng)目綜合
3.5.2 Quartusll編譯器選項(xiàng)設(shè)置
3.5.3 引腳分配
3.5.4 項(xiàng)目編譯結(jié)果分析
3.6 設(shè)計(jì)項(xiàng)目的仿真驗(yàn)證
3.6.1 Modelsim軟件架構(gòu)
3.6.2 Modelsim軟件應(yīng)用
3.7 TimeQuest時(shí)序分析
3.7.1 時(shí)序分析基本參數(shù)
3.7.2 時(shí)序分析基本步驟
3.7.3 查看時(shí)序分析報(bào)告
3.8 器件編程
第4章 Qsys系統(tǒng)開(kāi)發(fā)工具
4.1 Qsys簡(jiǎn)介
4.1.1 SoPC技術(shù)簡(jiǎn)介
4.1.2 Qsys與SoPC開(kāi)發(fā)
4.1.3 Qsys的功能特點(diǎn)
4.1.4 Qsys的優(yōu)點(diǎn)
4.2 Qsys設(shè)計(jì)流程
4.3 Qsys用戶(hù)界面
4.3.1 系統(tǒng)元件頁(yè)
4.3.2 系統(tǒng)從屬頁(yè)
4.3.3 系統(tǒng)選項(xiàng)頁(yè)
4.3.4 Qsys菜單命令
4.4 Qsys用戶(hù)自定制元件
4.4.1 Qsys組件構(gòu)成
4.4.2 Qsys組件編輯器
4.4.3 自定義組件實(shí)例1-DDS信號(hào)產(chǎn)生模塊
4.4.4 自定義組件實(shí)例2-以太網(wǎng)控制器W5300控制
第5章 NiosIIEDS嵌入式處理器設(shè)計(jì)
5.1 NiosII嵌入式處理器簡(jiǎn)介
5.1.1 代Nios嵌入式處理器
5.1.2 第二代Nios嵌入式處理器
5.1.3 可配置的軟核嵌入式處理器的優(yōu)勢(shì)
5.2 NiosII嵌入式處理器軟硬件開(kāi)發(fā)流程簡(jiǎn)介
5.2.1 硬件開(kāi)發(fā)流程
5.2.2 軟件設(shè)計(jì)流程
5.2.3 軟件設(shè)計(jì)實(shí)例
5.3 HAL系統(tǒng)庫(kù)
5.3.1 HAL系統(tǒng)庫(kù)簡(jiǎn)介
5.3.2 使用HAL開(kāi)發(fā)程序
5.4 NiosIIEDS開(kāi)發(fā)實(shí)例
5.4.1 系統(tǒng)軟硬件需求分析
5.4.2 系統(tǒng)硬件設(shè)計(jì)
5.4.3 系統(tǒng)軟件設(shè)計(jì)
……
第6章 基于Qsys的HPS模型設(shè)計(jì)
第7章 基于SoC EDS的嵌入式系統(tǒng)設(shè)計(jì)
第8章 基于ARM SoC FPGA的DSP設(shè)計(jì)
第9章 OpenCL入門(mén)與應(yīng)用
展開(kāi)全部
書(shū)友推薦
- >
上帝之肋:男人的真實(shí)旅程
- >
我從未如此眷戀人間
- >
羅庸西南聯(lián)大授課錄
- >
伯納黛特,你要去哪(2021新版)
- >
姑媽的寶刀
- >
羅曼·羅蘭讀書(shū)隨筆-精裝
- >
我與地壇
- >
二體千字文
本類(lèi)暢銷(xiāo)
