中圖網(wǎng)小程序
一鍵登錄
更方便
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應(yīng)用
-
>
決戰(zhàn)行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調(diào)優(yōu)實踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學(xué)習(xí)
CXL體系結(jié)構(gòu):高速互連的原理解析與實踐 版權(quán)信息
- ISBN：9787115662194
- 條形碼：9787115662194 ; 978-7-115-66219-4
- 裝幀：平裝-膠訂
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>
CXL體系結(jié)構(gòu):高速互連的原理解析與實踐 本書特色
CXL——存儲方向新熱點技術(shù)，浪潮信息技術(shù)團隊出品
全面介紹CXL技術(shù)及其在現(xiàn)代計算系統(tǒng)中的重要作用
可滿足智算中心、AI服務(wù)器、GPU互聯(lián)、存內(nèi)計算、云原生基礎(chǔ)設(shè)施、內(nèi)存處理、超融合系統(tǒng)等應(yīng)用場景需求
CXL體系結(jié)構(gòu):高速互連的原理解析與實踐 內(nèi)容簡介
本書主要介紹CXL技術(shù)的相關(guān)內(nèi)容，涵蓋CXL基礎(chǔ)知識、系統(tǒng)架構(gòu)、產(chǎn)品簡介、事務(wù)層、鏈路/物理層、交換技術(shù)、系統(tǒng)軟件、FPGA應(yīng)用開發(fā)等內(nèi)容，全面介紹CXL技術(shù)及其在現(xiàn)代計算系統(tǒng)中的重要作用。 本書分4篇：**篇（第1～4章）介紹CXL的起源以及相關(guān)基礎(chǔ)知識；第二篇（第5～8章）介紹CXL的核心概念、協(xié)議、架構(gòu)及設(shè)備管理等內(nèi)容；第三篇（第9、10章）介紹系統(tǒng)軟件，并從FPGA工程實踐角度介紹CXL應(yīng)用開發(fā)；第四篇（第11、12章）對CXL技術(shù)發(fā)展趨勢進行展望。 本書適合對CXL技術(shù)感興趣的研究人員、工程師、技術(shù)開發(fā)者，以及對高速互連技術(shù)感興趣的學(xué)生和專業(yè)人士閱讀，尤其適合驅(qū)動程序研發(fā)工程師、FPGA/芯片研發(fā)工程師和異構(gòu)計算領(lǐng)域的研究人員參考。
CXL體系結(jié)構(gòu):高速互連的原理解析與實踐 目錄
第 一篇 CXL概述
第 1章 CXL起源與發(fā)展 3
1.1 CXL的產(chǎn)生背景 3
1.1.1 新型應(yīng)用需求飛速增長 3
1.1.2 多元化計算架構(gòu)需求旺盛 4
1.1.3 PCIe鞭長莫及 4
1.2 相關(guān)互連協(xié)議的提出 6
1.3 CXL的提出與發(fā)展 7
1.4 CXL的應(yīng)用場景 8
1.5 小結(jié) 9
第 2章 CXL基礎(chǔ)知識 10
2.1 PCIe體系結(jié)構(gòu) 10
2.1.1 PCIe架構(gòu) 10
2.1.2 PCIe的層次結(jié)構(gòu) 13
2.1.3 PCIe配置擴展 15
2.1.4 PCIe設(shè)備的初始化 19
2.2 緩存一致性 20
2.2.1 緩存一致性問題的誘因 20
2.2.2 MESI簡介 21
2.3 小結(jié) 22
第3章 CXL系統(tǒng)架構(gòu) 23
3.1 CXL互連架構(gòu)簡介 23
3.2 CXL子協(xié)議 24
3.2.1 CXL.io 24
3.2.2 CXL.cache 24
3.2.3 CXL.mem 26
3.3 CXL設(shè)備 27
3.3.1 Type 1設(shè)備 28
3.3.2 Type 2設(shè)備 28
3.3.3 Type 3設(shè)備 30
3.3.4 多邏輯設(shè)備 30
3.3.5 CXL設(shè)備擴展和CXL Fabric 30
3.4 CXL核心組件 31
3.4.1 Flex 總線 31
3.4.2 Flit 33
3.4.3 DCOH 33
3.4.4 HDM 34
3.4.5 交換機 34
3.5 CXL總線層次結(jié)構(gòu)總覽 37
3.6 小結(jié) 38
第4章 CXL產(chǎn)品簡介 39
4.1 CXL處理器 41
4.1.1 第四代英特爾至強可擴展處理器 41
4.1.2 AMD EPYC 9004處理器 41
4.2 內(nèi)存 41
4.2.1 三星CMM-D 41
4.2.2 海力士CMM-DDR5 42
4.2.3 瀾起科技CXL內(nèi)存擴展控制器芯片M88MX5891 43
4.3 CXL SSD 43
4.4 CXL交換芯片 44
4.5 CXL FPGA板卡 45
4.5.1 Agilex 7 FPGA 45
4.5.2 Intel Agilex 7 FPGA開發(fā)套件 46
4.5.3 浪潮F26A 47
4.6 CXL控制器IP 48
4.7 浪潮G7系列服務(wù)器 49
4.8 小結(jié) 51
第二篇 CXL體系結(jié)構(gòu)
第5章 CXL事務(wù)層 55
5.1 核心概念 55
5.1.1 內(nèi)存 55
5.1.2 緩存行的歸屬 57
5.2 CXL事務(wù)層協(xié)議 58
5.2.1 CXL.io事務(wù)層 58
5.2.2 CXL.cache事務(wù)層 59
5.2.3 CXL.mem事務(wù)層 60
5.3 CXL事務(wù)層架構(gòu) 60
5.3.1 CXL事務(wù)層概念映射關(guān)系 61
5.3.2 CXL事務(wù)層硬件邏輯架構(gòu) 62
5.4 CXL.cache事務(wù)層詳解 63
5.4.1 CXL.cache Read請求 63
5.4.2 CXL.cache Read0請求 64
5.4.3 CXL.cache Write請求 64
5.4.4 CXL.cache Read0-Write請求 65
5.4.5 CXL.cache H2D請求 65
5.5 CXL.mem事務(wù)層詳解 66
5.5.1 CXL.mem M2S請求 66
5.5.2 反向無效機制 67
5.6 CXL Type 1/Type 2主機請求HDM流程 67
5.6.1 主機緩存讀設(shè)備內(nèi)存 68
5.6.2 主機獨占讀設(shè)備內(nèi)存 69
5.6.3 主機無緩存讀設(shè)備內(nèi)存 69
5.6.4 主機獨占設(shè)備內(nèi)存（無數(shù)據(jù)） 70
5.6.5 主機刷新設(shè)備緩存 71
5.6.6 主機弱有序?qū)懺O(shè)備 71
5.6.7 主機無效緩存寫設(shè)備 72
5.6.8 主機緩存寫設(shè)備 73
5.7 CXL Type 1/Type 2設(shè)備請求HDM流程 73
5.7.1 設(shè)備讀HDM-D 73
5.7.2 設(shè)備讀HDM-DB 74
5.7.3 設(shè)備寫HDM-D（Host Bias） 75
5.7.4 設(shè)備寫HDM-DB 77
5.7.5 設(shè)備寫HDM（僅內(nèi)部實現(xiàn)） 78
5.8 CXL Type 1/Type 2設(shè)備請求主機內(nèi)存流程 79
5.8.1 設(shè)備讀主機內(nèi)存 79
5.8.2 設(shè)備寫主機內(nèi)存 79
5.9 CXL Type 3主機請求HDM流程 80
5.9.1 主機讀HDM-H 80
5.9.2 主機寫HDM-H 81
5.10 小結(jié) 82
第6章 CXL鏈路層/物理層 83
6.1 核心概念 84
6.1.1 Flit 84
6.1.2 流量控制 84
6.1.3 錯誤檢查 85
6.2 CXL鏈路層/物理層架構(gòu) 85
6.3 CXL鏈路層詳解 86
6.3.1 CXL鏈路層簡介 86
6.3.2 CXL.io鏈路層 86
6.3.3 CXL.cache/mem鏈路層 88
6.4 CXL仲裁/復(fù)用詳解 95
6.5 CXL物理層詳解 96
6.5.1 CXL物理層簡介 96
6.5.2 有序集塊和數(shù)據(jù)塊 98
6.5.3 CXL物理層幀結(jié)構(gòu) 99
6.5.4 鏈路訓(xùn)練 108
6.6 小結(jié) 108
第7章 CXL交換技術(shù) 110
7.1 CXL交換機分類 110
7.1.1 單VCS交換機 110
7.1.2 多VCS交換機 111
7.2 交換機的配置和組成 114
7.2.1 CXL交換機的初始化 114
7.2.2 CXL交換機端口的綁定和解綁 118
7.2.3 MLD端口的PPB和vPPB行為 123
7.3 CXL協(xié)議的解碼和轉(zhuǎn)發(fā) 123
7.3.1 CXL.io 123
7.3.2 CXL.cache 124
7.3.3 CXL.mem 124
7.4 Fabric管理器API 125
7.4.1 CXL Fabric管理 125
7.4.2 Fabric管理模型 125
7.4.3 CXL交換機管理 126
7.4.4 MLD組件管理 127
7.4.5 系統(tǒng)操作的管理要求 128
7.4.6 Fabric管理API 132
7.5 CXL Fabric架構(gòu) 137
7.5.1 CXL Fabric架構(gòu)應(yīng)用示例 138
7.5.2 全局架構(gòu)附加內(nèi)存 141
7.5.3 HBR和PBR交換機之間的互操作性 150
7.5.4 跨越Fabric的虛擬層次 154
7.6 小結(jié) 155
第8章 CXL設(shè)備的復(fù)位、管理和初始化 156
8.1 CXL系統(tǒng)復(fù)位概述 156
8.1.1 CXL設(shè)備復(fù)位類型 156
8.1.2 對CXL與PCIe復(fù)位行為差異 157
8.2 CXL系統(tǒng)復(fù)位進入流程 158
8.3 CXL設(shè)備睡眠狀態(tài)進入流程 159
8.4 功能級復(fù)位 160
8.5 緩存管理 161
8.6 CXL復(fù)位 161
8.6.1 對易失性HDM的影響 163
8.6.2 軟件行為 163
8.6.3 CXL復(fù)位和請求重試 164
8.7 全局持久性刷新 164
8.7.1 主機和交換機職責(zé) 165
8.7.2 設(shè)備職責(zé) 165
8.7.3 能量預(yù)算 167
8.8 熱插拔 168
8.9 軟件枚舉 170
8.10 小結(jié) 170
第三篇 CXL工程實踐
第9章 CXL相關(guān)系統(tǒng)軟件 173
9.1 BIOS 174
9.2 ACPI 176
9.2.1 ACPI簡介 176
9.2.2 ACPI表訪問工具IASL 178
9.3 Linux與CXL驅(qū)動程序 180
9.3.1 cxl/acpi 181
9.3.2 cxl/pci 183
9.3.3 cxl/mem 186
9.3.4 cxl/port 188
9.3.5 cxl/core 188
9.4 CXL內(nèi)存資源工具 192
9.4.1 內(nèi)存性能測試工具 192
9.4.2 設(shè)備管理工具mxcli 198
9.5 小結(jié) 199
第 10章 基于FPGA的CXL應(yīng)用開發(fā) 200
10.1 R-Tile CXL IP 200
10.2 CXL BFM 201
10.3 CXL內(nèi)存擴展 202
10.3.1 FPGA工程設(shè)計 202
10.3.2 功能仿真 203
10.3.3 性能測試 205
10.4 CXL GPGPU 209
10.4.1 Vortex GPGPU 209
10.4.2 FPGA工程設(shè)計 210
10.4.3 RTL功能仿真 211
10.5 小結(jié) 212
第四篇 CXL發(fā)展趨勢和展望
第 11章 CXL的發(fā)展趨勢 215
11.1 技術(shù)創(chuàng)新和性能提升 215
11.2 標(biāo)準(zhǔn)化和生態(tài)建設(shè)
展開全部
CXL體系結(jié)構(gòu):高速互連的原理解析與實踐 作者簡介
李仁剛，正高級工程師，就職于浪潮電子信息產(chǎn)業(yè)股份有限公司。存儲產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟秘書長，科技部科技創(chuàng)新2030——新一代人工智能重大項目首席科學(xué)家 / 項目負責(zé)人，中國計算機學(xué)會理事。主要從事計算機體系結(jié)構(gòu)、集成電路、人工智能等前沿技術(shù)研究，以及多元異構(gòu)計算系統(tǒng)研制工作。
王彥偉，高級工程師，就職于浪潮電子信息產(chǎn)業(yè)股份有限公司，CCF 網(wǎng)絡(luò)與數(shù)據(jù)通信專委會執(zhí)行委員。主要從事異構(gòu)計算以及加速器、服務(wù)器等系統(tǒng)研制工作。曾獲中國計算機學(xué)會技術(shù)發(fā)明一等獎，中國電子學(xué)會技術(shù)發(fā)明二等獎。
黃偉，資深研究員，就職于浪潮電子信息產(chǎn)業(yè)股份有限公司。主要從事異構(gòu)計算、人工智能、算力網(wǎng)絡(luò)等技術(shù)研究。獲發(fā)明專利授權(quán) 9 項，發(fā)表論文 7 篇。
書友推薦
- >
史學(xué)評論
- >
有舍有得是人生
- >
莉莉和章魚
- >
中國人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
隨園食單
- >
【精裝繪本】畫給孩子的中國神話
- >
朝聞道
- >
我與地壇
本類暢銷
