CMOS納米電子學 模擬和射頻超大規模集成電路 版權信息
- ISBN:9787111765851
- 條形碼:9787111765851 ; 978-7-111-76585-1
- 裝幀:平裝-膠訂
- 冊數:暫無
- 重量:暫無
- 所屬分類:>>
CMOS納米電子學 模擬和射頻超大規模集成電路 本書特色
本書由國際一流的工業界和學術界專家編寫,包括射頻電路、高速電路和高精度電路三部分,闡述了新興系統背景下模擬和射頻超大規模集成電路的設計技術,適合集成電路工程師閱讀,也可作為集成電路相關專業的高年級本科生和研究生的參考書。
CMOS納米電子學 模擬和射頻超大規模集成電路 內容簡介
本書主要分為三部分:射頻電路、高速電路和高精度電路。射頻電路部分首先介紹了納米級CMOS電路設計所面臨的挑戰以及面臨的主要設計問題;其次詳細介紹了射頻收發器設計(包括混頻器、局部振蕩器、功率放大器等關鍵模塊)、全數字射頻信號發生器設計、倍頻器和射頻信號濾波器的設計,以及功率放大器的設計。高速電路部分介紹了串行輸入/輸出鏈路設計、鎖相環相關概念和原理、延遲鎖相環的設計,以及數字時鐘信號發生器的設計與實現。高精度電路部分介紹了納米工藝下模擬電路設計所面臨的挑戰、1/f降噪技術、ΣΔ設計,以及用于電力線通信的模/數轉換器。
CMOS納米電子學 模擬和射頻超大規模集成電路 目錄
譯者序前言**部分 射頻電路第1章 模擬納米級CMOS電路21.1 引言21.2 柵漏電流對調節型共源共柵結構的影響41.3 用于65 nm CMOS DVBH接收機的運算放大器61.4 采用65 nm CMOS工藝的電流模式濾波器91.5 低電源電壓下采用65 nm CMOS工藝的低延時比較器121.6 用于65 nm CMOS工藝直接轉換接收機的雙體混頻器161.7 總結18致謝19參考文獻19第2章 無源混頻器收發機設計21譯者序前言**部分 射頻電路第1章 模擬納米級CMOS電路21.1 引言21.2 柵漏電流對調節型共源共柵結構的影響41.3 用于65 nm CMOS DVBH接收機的運算放大器61.4 采用65 nm CMOS工藝的電流模式濾波器91.5 低電源電壓下采用65 nm CMOS工藝的低延時比較器121.6 用于65 nm CMOS工藝直接轉換接收機的雙體混頻器161.7 總結18致謝19參考文獻19第2章 無源混頻器收發機設計212.1 引言212.2 直接變頻接收機中的無源混頻器212.3 直接轉換發射機中的無源混頻器472.4 總結522.5 拓展A:共模和差模激勵532.6 拓展B:計算基帶中由基帶交流電壓激勵產生的基帶電流55參考文獻57第3章 利用包絡跟蹤技術設計用于寬帶無線應用的便攜式高效極坐標發射機603.1 引言603.2 極坐標發射機綜述613.3 使用ET/EER的RF極坐標發射機的系統設計注意事項643.4 基于ET的極坐標發射機的包絡放大器設計693.5 基于ET的極坐標發射機的單片飽和PA設計733.6 基于ET的極坐標發射機的系統測量和仿真結果743.7 總結82致謝83參考文獻83第4章 全數字射頻信號發生器874.1 引言874.2 笛卡兒發射機結構884.3 用于數字發射機的高速單比特ΔΣ調制器設計904.4 單比特輸出開關級954.5 帶外濾波984.6 總結101致謝101參考文獻101第5章 倍頻器設計:技巧和應用1035.1 引言1035.2 超高速計算和通信系統中的倍頻器1035.3 倍頻器中的噪聲概念1045.4 單晶體管倍頻器1055.5 具有內部本振倍頻的混頻器1075.6 奇數次倍頻器1105.7 總結115參考文獻115第6章 可調諧CMOS射頻濾波器1176.1 引言1176.2 Q增強諧振器1176.3 寬帶寬射頻濾波器1226.4 自動調諧1276.5 應用1316.6 總結135參考文獻135第7章 CMOS功率放大器的功率混頻器1387.1 引言1387.2 功率放大器設計的注意事項1387.3 功率混頻器1437.4 設計實例1467.5 總結150參考文獻150第8章 用于無線通信的GaAs HBT線性功率放大器設計1538.1 引言1538.2 線性功率放大器設計1538.3 *新功率放大器技術1668.4 總結177參考文獻178第二部分 高速電路第9章 高速串行I/O設計用于信道受限和功率受限的系統1849.1 引言1849.2 高速鏈路概述1859.3 信道受限設計技術1939.4 低功耗設計技術1969.5 光互連2009.6 總結209參考文獻210第10章 基于CDMA的高速片對片通信串擾消除技術21810.1 引言21810.2 高速I/O鏈路中的電信號21910.3 基于CDMA的串擾消除22610.4 均衡和計時23110.5 基于CDMA的四線信號收發機23410.6 總結239參考文獻240第11章 高速串行數據鏈路的均衡技術24211.1 高速串行數據鏈路基礎24211.2 信道均衡24511.3 均衡器調諧方案25611.4 總結264致謝264參考文獻265第12章 ΔΣ分數-N型鎖相環26812.1 引言26812.2 混合型有限沖激響應噪聲濾波方法27312.3 實際電路設計示例27612.4 總結285參考文獻285第13章 延遲鎖相環的設計與應用28713.1 引言28713.2 PLL與DLL28713.3 DLL環路的動態特性28813.4 DLL應用290參考文獻303第14章 納米級處理器和存儲器中的數字時鐘發生器30614.1 引言30614.2 數字時鐘發生器30714.3 用于高性能處理器的時鐘發生器的設計方法31314.4 高速DRAM應用中時鐘發生器的設計方法31814.5 總結324參考文獻324第三部分 高精度電路第15章 深亞微米CMOS技術中模擬電路的增益增強和低壓技術32815.1 引言32815.2 基本增益增強技術33015.3 傳統運算放大器在fineline技術中的比較33115.4 基于fineline技術的運算放大器增益提升方案33415.5 使用部分正反饋和超級電壓跟隨器的增益提升33815.6 低電壓技術34015.7 總結343參考文獻343第16章 用于降低線性模擬CMOS集成電路低頻噪聲的互補開關MOSFET架構34616.1 引言34616.2 互補式MOSFET架構的原理34816.3 對線性模擬CMOS集成電路的實現35416.4 實驗驗證35916.5 總結363參考文獻363第17章 具有基于軟件的校準方案的寬帶高分辨率200 MHz帶通ΣΔ調制器36617.1 引言36617.2 帶通ΣΔ架構36717.3 基于軟件的校準方案37717.4 實驗結果38117.5 總結382致謝382參考文獻383第18章 電力線通信系統的模/數轉換規范38518.1 引言38518.2 PLC環境中的OFDM調制38618.3 流行的ADC架構39518.4 基于整數除法的ADC架構39818.5 總結402參考文獻403第19章 LCD的數/模轉換器40519.1 引言40519.2 電阻串DAC40719.3 電阻電容DAC40819.4 分段線性DAC40919.5 帶極性反相器的面積效率RDAC41119.6 總結415參考文獻416第20章 1 V以下CMOS帶隙基準設計技術概述41820.1 引言41820.2 1 V以下CMOS帶隙基準的設計挑戰41920.3 1 V以下CMOS帶隙基準的設計42120.4 總結433致謝433參考文獻436
展開全部
CMOS納米電子學 模擬和射頻超大規模集成電路 作者簡介
克日什托夫·伊涅夫斯基(Krzysztof Iniewski),博士,Redlen技術公司研發主管,CMOS新興技術公司執行理事,資深電子工程師。他曾任加拿大阿爾伯塔大學電氣工程與計算機工程學院的副教授,主要研究低功耗無線電路與系統。他已經在國際期刊上發表了100多篇論文,擁有18項國際專利。