掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
微處理器設計:架構.電路及實現 版權信息
- ISBN：9787508856223
- 條形碼：9787508856223 ; 978-7-5088-5622-3
- 裝幀：簡裝
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
微處理器設計:架構.電路及實現 內容簡介
本書將介紹并分析微處理器的系統架構、電路設計、物理實現等各方面的關鍵技術，兼具廣度和深度。本書既包含微處理器設計的基本知識，如：指令集、流水線、超標量、層次型存儲結構及基本存儲單元的實現，又將深入介紹若干前研研究，如：多核處理器、新型存儲、處理器架構擴展、3D處理器、與器件工藝的結合等關鍵技術，本書很后還將介紹若干靠前外重要的處理器。
微處理器設計:架構.電路及實現 目錄
序
前言
第1章 微處理器設計概論
1.1 微處理器發展簡史
1.1.1 集成電路制造、設計、軟件等技術合力推動微處理器的發展
1.1.2 微處理器的參數指標及應用領域的巨大變化
1.1.3 若干微處理器發展的例子
1.1.4 集成電路制造及微處理器設計面臨的挑戰和機遇
1.2 微處理器的基本組成及工作機理
1.2.1 微處理器的基本組成
1.2.2 微處理器的工作步驟
1.2.3 順序串行執行的指令集結構和亂序并行執行的微結構
1.3 微處理器若干關鍵技術概述
1.3.1 指令集
1.3.2 流水線
1.3.3 指令集并行及超標量處理器
1.4 本章小結
參考文獻
第2章 微處理器的存儲架構及電路
2.1 存儲的層次化結構及緩存
2.1.1 存儲的層次化結構概述
2.1.2 存儲訪問的局部性
2.1.3 緩存
2.1.4 虛擬存儲
2.2 存儲的電路實現
2.2.1 緩存實現電路――SRAM
2.2.2 寄存器堆實現電路――多端口SRAM
2.2.3 內存實現電路――DRAM
2.2.4 非易失存儲――機械硬盤及閃存固態硬盤
2.3 新型非易失存儲
2.3.1 阻變存儲器
2.3.2 磁存儲器
2.3.3 相變存儲器
2.4 存儲與計算的融合――計算型存儲
2.4.1 計算型存儲研究產生的背景
2.4.2 基于DRAM的計算型存儲研究
2.4.3 基于SRAM的計算型存儲研究
2.4.4 非易失存儲與計算的結合
2.5 本章小結
參考文獻
第3章 多核及眾核處理器
3.1 多核處理器的緣起
3.1.1 單核處理器面臨的挑戰
3.1.2 應對方案――多核及眾核處理器
3.2 若干研究歷史及成果
3.2.1 起步：20世紀七八十年代的研究
3.2.2 興起：2000年后的多核處理器研究
3.2.3 成熟：20核左右通用多核處理器
3.3 多核處理器的核間通信方式
3.3.1 共享存儲及消息傳遞核間通信方式
3.3.2 共享存儲多核處理器的緩存一致性
3.3.3 共享存儲和消息傳遞混合型核間通信方式研究
3.4 片上互連網絡
3.4.1 互連拓撲結構及路由
3.4.2 交換電路：包交換及電路交換
3.4.3 包交換和電路交換混合型片上網絡研究
3.5 面向多核及眾核的時鐘設計
3.5.1 同步時鐘的設計
3.5.2 同頻異相時鐘多核處理器
3.5.3 全局異步局部同步多核處理器
3.6 電壓頻率可調的低功耗多核處理器設計
3.6.1 基于動態電壓及閾值電壓控制的低功耗處理器設計
3.6.2 基于動態電壓頻率控制的低功耗多核處理器舉例
3.7 本章小結
參考文獻
第4章 微處理器擴展――領域專用的“CPU+”系統
4.1 微處理器的擴展方式
4.1.1 ASIP
4.1.2 Big.Little架構
4.1.3 CPU+GPU
4.1.4 CPU+FPGA
4.1.5 CPU+ASIC
4.2 異構系統的互連
4.2.1 CCIX互連標準
4.2.2 OpenCAPI互連
4.2.3 NVLink
4.3 異構系統的編程
4.3.1 CUDA架構及編程
4.3.2 OPENCL編程
4.3.3 OpenACC編程
4.3.4 HSA編程中間語言標準
4.3.5 高級綜合語言
4.4 領域專用異構多核系統舉例
4.4.1 面向通信和多媒體的24核處理器
4.4.2 面向通信、多媒體、大數據、信息安全的64核處理器
4.4.3 面向人工智能的異構多核處理器
4.5 本章小結
參考文獻
第5章 3D處理器
5.1 3D封裝技術及其應用
5.1.1 3D封裝技術介紹
5.1.2 3D封裝技術在存儲器中的應用
5.1.3 3D封裝技術在處理器中的應用
5.1.4 基于3D封裝技術的計算型存儲研究
5.1.5 3D封裝技術在片上網絡中的應用
5.2 2.5D封裝技術及其應用
5.2.1 2.5D封裝技術介紹
5.2.2 2.5D I/O電路的進展
5.2.3 2.5D系統芯片的進展
5.3 2.5D/3D封裝技術的定性及定量特征
5.4 2.5D處理器設計舉例
5.4.1 2.5D系統片間互連及核間通信
5.4.2 2.5D處理器的存儲系統
5.4.3 2.5D多核處理器的芯片實現與系統集成
5.5 本章小結
參考文獻
第6章 微處理器設計流程、設計驗證及可測性設計
6.1 微處理器設計流程概述
6.1.1 工藝的選擇及影響
6.1.2 Verilog語言
6.2 微處理器設計驗證
6.2.1 集成電路驗證方法概述
6.2.2 微處理器設計驗證概述
6.2.3 有針對性的測試程序自動生成技術
6.3 微處理器可測性設計
6.3.1 可測性設計簡介
6.3.2 基于JTAG的可測性設計
6.4 本章小結
參考文獻
第7章 國內外典型處理器介紹
7.1 Intel處理器
7.1.1 Intel處理器的演進
7.1.2 Intel x86指令集
7.1.3 Intel的專利
7.2 AMD處理器
7.2.1 3DNow!浮點SIMD指令集
7.2.2 x86-64位處理器
7.2.3 融合CPU和GPU的處理器(Fusion APU)
7.2.4 AMD Zen處理器
7.3 ARM處理器
7.3.1 ARM7處理器
7.3.2 Cortex-M處理器
7.3.3 Cortex-A處理器
7.4 申威處理器
7.4.1 申威64指令系統
7.4.2 申威處理器核心
7.4.3 申威處理器產品
7.5 中天微CK-CPU
7.6 本章小結
參考文獻
前言
第1章 微處理器設計概論
1.1 微處理器發展簡史
1.1.1 集成電路制造、設計、軟件等技術合力推動微處理器的發展
1.1.2 微處理器的參數指標及應用領域的巨大變化
1.1.3 若干微處理器發展的例子
1.1.4 集成電路制造及微處理器設計面臨的挑戰和機遇
1.2 微處理器的基本組成及工作機理
1.2.1 微處理器的基本組成
1.2.2 微處理器的工作步驟
1.2.3 順序串行執行的指令集結構和亂序并行執行的微結構
1.3 微處理器若干關鍵技術概述
1.3.1 指令集
1.3.2 流水線
1.3.3 指令集并行及超標量處理器
1.4 本章小結
參考文獻
第2章 微處理器的存儲架構及電路
2.1 存儲的層次化結構及緩存
2.1.1 存儲的層次化結構概述
2.1.2 存儲訪問的局部性
2.1.3 緩存
2.1.4 虛擬存儲
2.2 存儲的電路實現
2.2.1 緩存實現電路――SRAM
2.2.2 寄存器堆實現電路――多端口SRAM
2.2.3 內存實現電路――DRAM
2.2.4 非易失存儲――機械硬盤及閃存固態硬盤
2.3 新型非易失存儲
2.3.1 阻變存儲器
2.3.2 磁存儲器
2.3.3 相變存儲器
2.4 存儲與計算的融合――計算型存儲
2.4.1 計算型存儲研究產生的背景
2.4.2 基于DRAM的計算型存儲研究
2.4.3 基于SRAM的計算型存儲研究
2.4.4 非易失存儲與計算的結合
2.5 本章小結
參考文獻
第3章 多核及眾核處理器
3.1 多核處理器的緣起
3.1.1 單核處理器面臨的挑戰
3.1.2 應對方案――多核及眾核處理器
3.2 若干研究歷史及成果
3.2.1 起步：20世紀七八十年代的研究
3.2.2 興起：2000年后的多核處理器研究
3.2.3 成熟：20核左右通用多核處理器
3.3 多核處理器的核間通信方式
3.3.1 共享存儲及消息傳遞核間通信方式
3.3.2 共享存儲多核處理器的緩存一致性
3.3.3 共享存儲和消息傳遞混合型核間通信方式研究
3.4 片上互連網絡
3.4.1 互連拓撲結構及路由
3.4.2 交換電路：包交換及電路交換
3.4.3 包交換和電路交換混合型片上網絡研究
3.5 面向多核及眾核的時鐘設計
3.5.1 同步時鐘的設計
3.5.2 同頻異相時鐘多核處理器
3.5.3 全局異步局部同步多核處理器
3.6 電壓頻率可調的低功耗多核處理器設計
3.6.1 基于動態電壓及閾值電壓控制的低功耗處理器設計
3.6.2 基于動態電壓頻率控制的低功耗多核處理器舉例
3.7 本章小結
參考文獻
第4章 微處理器擴展――領域專用的“CPU+”系統
4.1 微處理器的擴展方式
4.1.1 ASIP
4.1.2 Big.Little架構
4.1.3 CPU+GPU
4.1.4 CPU+FPGA
4.1.5 CPU+ASIC
4.2 異構系統的互連
4.2.1 CCIX互連標準
4.2.2 OpenCAPI互連
4.2.3 NVLink
4.3 異構系統的編程
4.3.1 CUDA架構及編程
4.3.2 OPENCL編程
4.3.3 OpenACC編程
4.3.4 HSA編程中間語言標準
4.3.5 高級綜合語言
4.4 領域專用異構多核系統舉例
4.4.1 面向通信和多媒體的24核處理器
4.4.2 面向通信、多媒體、大數據、信息安全的64核處理器
4.4.3 面向人工智能的異構多核處理器
4.5 本章小結
參考文獻
第5章 3D處理器
5.1 3D封裝技術及其應用
5.1.1 3D封裝技術介紹
5.1.2 3D封裝技術在存儲器中的應用
5.1.3 3D封裝技術在處理器中的應用
5.1.4 基于3D封裝技術的計算型存儲研究
5.1.5 3D封裝技術在片上網絡中的應用
5.2 2.5D封裝技術及其應用
5.2.1 2.5D封裝技術介紹
5.2.2 2.5D I/O電路的進展
5.2.3 2.5D系統芯片的進展
5.3 2.5D/3D封裝技術的定性及定量特征
5.4 2.5D處理器設計舉例
5.4.1 2.5D系統片間互連及核間通信
5.4.2 2.5D處理器的存儲系統
5.4.3 2.5D多核處理器的芯片實現與系統集成
5.5 本章小結
參考文獻
第6章 微處理器設計流程、設計驗證及可測性設計
6.1 微處理器設計流程概述
6.1.1 工藝的選擇及影響
6.1.2 Verilog語言
6.2 微處理器設計驗證
6.2.1 集成電路驗證方法概述
6.2.2 微處理器設計驗證概述
6.2.3 有針對性的測試程序自動生成技術
6.3 微處理器可測性設計
6.3.1 可測性設計簡介
6.3.2 基于JTAG的可測性設計
6.4 本章小結
參考文獻
第7章 國內外典型處理器介紹
7.1 Intel處理器
7.1.1 Intel處理器的演進
7.1.2 Intel x86指令集
7.1.3 Intel的專利
7.2 AMD處理器
7.2.1 3DNow!浮點SIMD指令集
7.2.2 x86-64位處理器
7.2.3 融合CPU和GPU的處理器(Fusion APU)
7.2.4 AMD Zen處理器
7.3 ARM處理器
7.3.1 ARM7處理器
7.3.2 Cortex-M處理器
7.3.3 Cortex-A處理器
7.4 申威處理器
7.4.1 申威64指令系統
7.4.2 申威處理器核心
7.4.3 申威處理器產品
7.5 中天微CK-CPU
7.6 本章小結
參考文獻
展開全部
書友推薦
- >
二體千字文
- >
自卑與超越
- >
【精裝繪本】畫給孩子的中國神話
- >
伯納黛特,你要去哪(2021新版)
- >
企鵝口袋書系列·偉大的思想20:論自然選擇(英漢雙語)
- >
詩經-先民的歌唱
- >
推拿
- >
中國歷史的瞬間
本類暢銷
