掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
專用集成電路低功耗入門:分析、技術和規范 版權信息
- ISBN：9787111745907
- 條形碼：9787111745907 ; 978-7-111-74590-7
- 裝幀：平裝-膠訂
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
專用集成電路低功耗入門:分析、技術和規范 本書特色
有多少次，當你準備拍照或錄像時，設備電池卻沒電了？我們許多人都曾遭遇過這種窘境。你能準確分清，問題究竟是電池電量不足，還是設備耗電過多嗎？我們總是希望相機或錄像機不要消耗太多電能。然而即便是待機模式下，設備也可能在不為人所知的情況下消耗大量的電能。
芯片的低功耗設計主要實現三個目的：1）提供電子產品的實用壽命。使用同等電能的情況下，低功耗設計的產品能夠工作更長的時間。2）具有更好的可靠性和性能。設備工作會消耗電能，產生熱量，功耗越大的設備產生的熱量越多，會嚴重影響器件性能，導致電路無法正常工作，常見的就是手機發熱卡頓。3）能夠降低生產成本。高功耗通常需要額外增加風扇等來進行散熱處理，會增加散熱成本。
《專用集成電路低功耗入門：分析、技術和規范》是ASIC芯片低功耗設計入門指南，作者是美國eSilicon公司資深技術專家。通過對本書內容的學習，能夠幫助讀者了解和分析功耗的去向，并掌握測量功耗的方法。*終能夠采用相應的技術降低設備或系統的功耗。
專用集成電路低功耗入門:分析、技術和規范 內容簡介
《專用集成電路低功耗入門：分析、技術和規范》重點關注CMOS數字專用集成電路（ASIC）設備，集中探討了三個主要內容：如何分析或測量功耗，如何為設備指定功耗意圖，以及可以用什么技術*小化功耗。《專用集成電路低功耗入門：分析、技術和規范》采用易于閱讀的風格編寫，章節間幾乎沒有依賴關系，讀者可以直接跳到感興趣的章節進行閱讀。本書起始章節主要介紹如何測量功耗；隨后的章節介紹低功耗的實現策略；尤其在*后，還介紹了可用于描述功耗意圖的語言。 《專用集成電路低功耗入門：分析、技術和規范》適合從事芯片設計或具備邏輯設計背景的工程技術人員閱讀，也可作為高等院校集成電路科學與工程、電子科學與技術、微電子學與固體電子學等專業的高年級本科生和研究生的教材和參考書。
專用集成電路低功耗入門:分析、技術和規范 目錄
前言
致謝
第1章 引言1
1.1 什么是功耗1
1.2 為什么功耗很重要2
1.3 為什么功耗越來越大2
1.4 功耗去哪了3
1.5 多少才算低4
1.6 為什么要測量5
1.7 對設計復雜度的影響6
1.8 本書概要7
第2章 核心邏輯中的功耗建模8
2.1 數字設計中的功耗8
2.1.1 使用理想開關的例子8
2.1.2 CMOS數字邏輯10
2.2 動態或活動功耗14
2.2.1 組合單元的活動功耗14
2.2.2 時序單元的活動功耗17
2.2.3 內部功耗對參數的依賴19
2.3 泄漏功耗20
2.3.1 對閾值電壓的依賴 20
2.3.2 對溝道長度的依賴20
2.3.3 對溫度的依賴21
2.3.4 對工藝的依賴21
2.3.5 泄漏功耗建模22
2.4 高級功耗建模23
2.4.1 泄漏電流23
2.4.2 動態電流24
2.5 總結25
第3章 輸入輸出和宏模塊中的功耗建模27
3.1 存儲器宏模塊27
3.1.1 動態或活動功耗28
3.1.2 泄漏功耗31
3.2 模擬宏模塊中的功耗33
3.3 輸入輸出緩沖器的功耗34
3.3.1 通用的數字輸入輸出模塊34
3.3.2 帶終端的高速輸入輸出模塊40
3.4 總結44
第4章 ASIC中的功耗分析45
4.1 什么是開關活動性45
4.1.1 靜態概率46
4.1.2 翻轉率46
4.1.3 實例46
4.2 基本單元和宏模塊的功耗計算47
4.2.1 2輸入與非門單元的功耗計算47
4.2.2 觸發器單元的功耗計算53
4.2.3 存儲器宏模塊的功耗計算56
4.3 在模塊或芯片級指定活動性59
4.3.1 默認全局活動性或非矢量59
4.3.2 通過輸入傳播活動性59
4.3.3 VCD 60
4.3.4 SAIF 62
4.4 芯片級功耗分析65
4.4.1 選擇PVT角65
4.4.2 功耗分析65
4.5 總結66
第5章 電源管理的設計意圖68
5.1 電源管理要求68
5.2 電源域69
5.2.1 電源域狀態70
5.3 用于電源管理的特殊單元71
5.3.1 隔離單元71
5.3.2 電平移位器73
5.3.3 使能電平移位器76
5.3.4 電源開關77
5.3.5 常開單元81
5.3.6 保持單元83
5.3.7 時鐘門控單元86
5.3.8 標準單元90
5.3.9 雙軌存儲器92
5.4 總結93
第6章 低功耗的架構技術94
6.1 總體目標94
6.1.1 影響功耗的參數95
6.2 動態頻率96
6.3 動態電壓縮放97
6.4 動態電壓和頻率縮放98
6.5 降低電源電壓98
6.6 結構級時鐘門控99
6.7 電源門控100
6.7.1 狀態保持101
6.7.2 粗粒度和細粒度電源門控102
6.8 多電壓103
6.8.1 優化電平移位器104
6.8.2 優化隔離單元105
6.9 優化存儲器功耗106
6.9.1 對存儲器訪問進行分組106
6.9.2 避免使能引腳上的冗余活動108
6.10 操作數隔離109
6.11 設計的工作模式110
6.12 RTL技術110
6.12.1 *小化翻轉次數111
6.12.2 資源共享111
6.12.3 其他112
6.13 總結112
第7章 低功耗實現技術113
7.1 工藝節點與庫的權衡113
7.2 庫的選擇114
7.2.1 多閾值電壓單元114
7.2.2 多溝道單元115
7.3 時鐘門控117
7.3.1 功耗驅動的時鐘門控118
7.3.2 降低時鐘樹功耗的其他技術119
7.4 時鐘門控對時序的影響120
7.4.1 單級時鐘門控120
7.4.2 多級時鐘門控122
7.4.3 克隆時鐘門控123
7.4.4 合并124
7.5 門級功耗優化技術124
7.5.1 使用復雜單元125
7.5.2 調節單元尺寸125
7.5.3 設置適當的壓擺率125
7.5.4 引腳互換126
7.5.5 因式分解126
7.6 睡眠模式的功耗優化127
7.6.1 通過背偏壓減少泄漏127
7.6.2 關閉不活動的區塊128
7.6.3 存儲器的睡眠和關機模式132
7.7 自適應工藝監控135
7.8 去耦電容和泄漏136
7.9 總結136
第8章 UPF功耗規范137
8.1 設置范圍138
8.2 創建電源域138
8.3 創建供電端口139
8.4 創建供電網絡140
8.5 連接供電網絡140
8.6 域的主電源141
8.7 創建電源開關141
8.8 映射電源開關142
8.9 供電端口的狀態142
8.10 電源狀態表143
8.11 電平移位器規格144
8.12 隔離策略146
8.13 保持策略147
8.14 映射保持寄存器148
8.15 Mychip實例149
第9章 CPF功耗規范154
9.1 簡介154
9.2 庫命令155
9.2.1 定義常開單元155
9.2.2 定義全局單元155
9.2.3 定義隔離單元156
9.2.4 定義電平移位器單元156
9.2.5 定義開放源極輸入引腳157
9.2.6 定義焊盤單元157
9.2.7 定義電源鉗位單元158
9.2.8 定義電源鉗位引腳158
9.2.9 定義電源開關單元158
9.2.10 定義相關電源引腳159
9.2.11 定義狀態保持單元160
9.3 電源模式命令160
9.3.1 創建模式160
9.3.2 創建電源模式161
9.3.3 指定電源模式轉換方式161
9.3.4 設置電源模式控制組162
9.3.5 結束電源模式控制組設置163
9.4 設計和實現約束163
9.4.1 創建分析視圖163
9.4.2 創建偏壓網絡163
9.4.3 創建全局連接164
9.4.4 創建接地網絡164
9.4.5 創建隔離規則164
9.4.6 創建電平移位器規則165
9.4.7 創建標稱條件165
9.4.8 創建操作角166
9.4.9 創建焊盤規則166
9.4.10 創建電源域167
9.4.11 創建電源網絡168
9.4.12 創建電源開關規則168
9.4.13 創建狀態保持規則169
9.4.14 定義庫集合170
9.4.15 標識常開驅動器170
9.4.16 標識電源邏輯
致謝
第1章 引言1
1.1 什么是功耗1
1.2 為什么功耗很重要2
1.3 為什么功耗越來越大2
1.4 功耗去哪了3
1.5 多少才算低4
1.6 為什么要測量5
1.7 對設計復雜度的影響6
1.8 本書概要7
第2章 核心邏輯中的功耗建模8
2.1 數字設計中的功耗8
2.1.1 使用理想開關的例子8
2.1.2 CMOS數字邏輯10
2.2 動態或活動功耗14
2.2.1 組合單元的活動功耗14
2.2.2 時序單元的活動功耗17
2.2.3 內部功耗對參數的依賴19
2.3 泄漏功耗20
2.3.1 對閾值電壓的依賴 20
2.3.2 對溝道長度的依賴20
2.3.3 對溫度的依賴21
2.3.4 對工藝的依賴21
2.3.5 泄漏功耗建模22
2.4 高級功耗建模23
2.4.1 泄漏電流23
2.4.2 動態電流24
2.5 總結25
第3章 輸入輸出和宏模塊中的功耗建模27
3.1 存儲器宏模塊27
3.1.1 動態或活動功耗28
3.1.2 泄漏功耗31
3.2 模擬宏模塊中的功耗33
3.3 輸入輸出緩沖器的功耗34
3.3.1 通用的數字輸入輸出模塊34
3.3.2 帶終端的高速輸入輸出模塊40
3.4 總結44
第4章 ASIC中的功耗分析45
4.1 什么是開關活動性45
4.1.1 靜態概率46
4.1.2 翻轉率46
4.1.3 實例46
4.2 基本單元和宏模塊的功耗計算47
4.2.1 2輸入與非門單元的功耗計算47
4.2.2 觸發器單元的功耗計算53
4.2.3 存儲器宏模塊的功耗計算56
4.3 在模塊或芯片級指定活動性59
4.3.1 默認全局活動性或非矢量59
4.3.2 通過輸入傳播活動性59
4.3.3 VCD 60
4.3.4 SAIF 62
4.4 芯片級功耗分析65
4.4.1 選擇PVT角65
4.4.2 功耗分析65
4.5 總結66
第5章 電源管理的設計意圖68
5.1 電源管理要求68
5.2 電源域69
5.2.1 電源域狀態70
5.3 用于電源管理的特殊單元71
5.3.1 隔離單元71
5.3.2 電平移位器73
5.3.3 使能電平移位器76
5.3.4 電源開關77
5.3.5 常開單元81
5.3.6 保持單元83
5.3.7 時鐘門控單元86
5.3.8 標準單元90
5.3.9 雙軌存儲器92
5.4 總結93
第6章 低功耗的架構技術94
6.1 總體目標94
6.1.1 影響功耗的參數95
6.2 動態頻率96
6.3 動態電壓縮放97
6.4 動態電壓和頻率縮放98
6.5 降低電源電壓98
6.6 結構級時鐘門控99
6.7 電源門控100
6.7.1 狀態保持101
6.7.2 粗粒度和細粒度電源門控102
6.8 多電壓103
6.8.1 優化電平移位器104
6.8.2 優化隔離單元105
6.9 優化存儲器功耗106
6.9.1 對存儲器訪問進行分組106
6.9.2 避免使能引腳上的冗余活動108
6.10 操作數隔離109
6.11 設計的工作模式110
6.12 RTL技術110
6.12.1 *小化翻轉次數111
6.12.2 資源共享111
6.12.3 其他112
6.13 總結112
第7章 低功耗實現技術113
7.1 工藝節點與庫的權衡113
7.2 庫的選擇114
7.2.1 多閾值電壓單元114
7.2.2 多溝道單元115
7.3 時鐘門控117
7.3.1 功耗驅動的時鐘門控118
7.3.2 降低時鐘樹功耗的其他技術119
7.4 時鐘門控對時序的影響120
7.4.1 單級時鐘門控120
7.4.2 多級時鐘門控122
7.4.3 克隆時鐘門控123
7.4.4 合并124
7.5 門級功耗優化技術124
7.5.1 使用復雜單元125
7.5.2 調節單元尺寸125
7.5.3 設置適當的壓擺率125
7.5.4 引腳互換126
7.5.5 因式分解126
7.6 睡眠模式的功耗優化127
7.6.1 通過背偏壓減少泄漏127
7.6.2 關閉不活動的區塊128
7.6.3 存儲器的睡眠和關機模式132
7.7 自適應工藝監控135
7.8 去耦電容和泄漏136
7.9 總結136
第8章 UPF功耗規范137
8.1 設置范圍138
8.2 創建電源域138
8.3 創建供電端口139
8.4 創建供電網絡140
8.5 連接供電網絡140
8.6 域的主電源141
8.7 創建電源開關141
8.8 映射電源開關142
8.9 供電端口的狀態142
8.10 電源狀態表143
8.11 電平移位器規格144
8.12 隔離策略146
8.13 保持策略147
8.14 映射保持寄存器148
8.15 Mychip實例149
第9章 CPF功耗規范154
9.1 簡介154
9.2 庫命令155
9.2.1 定義常開單元155
9.2.2 定義全局單元155
9.2.3 定義隔離單元156
9.2.4 定義電平移位器單元156
9.2.5 定義開放源極輸入引腳157
9.2.6 定義焊盤單元157
9.2.7 定義電源鉗位單元158
9.2.8 定義電源鉗位引腳158
9.2.9 定義電源開關單元158
9.2.10 定義相關電源引腳159
9.2.11 定義狀態保持單元160
9.3 電源模式命令160
9.3.1 創建模式160
9.3.2 創建電源模式161
9.3.3 指定電源模式轉換方式161
9.3.4 設置電源模式控制組162
9.3.5 結束電源模式控制組設置163
9.4 設計和實現約束163
9.4.1 創建分析視圖163
9.4.2 創建偏壓網絡163
9.4.3 創建全局連接164
9.4.4 創建接地網絡164
9.4.5 創建隔離規則164
9.4.6 創建電平移位器規則165
9.4.7 創建標稱條件165
9.4.8 創建操作角166
9.4.9 創建焊盤規則166
9.4.10 創建電源域167
9.4.11 創建電源網絡168
9.4.12 創建電源開關規則168
9.4.13 創建狀態保持規則169
9.4.14 定義庫集合170
9.4.15 標識常開驅動器170
9.4.16 標識電源邏輯
展開全部
專用集成電路低功耗入門:分析、技術和規范 作者簡介
Rakesh Chadha是一名資深計算機輔助工程與設計專家，擁有逾25年的專業經驗，其中18年深耕于項目領導與技術管理領域。他在Sematech項目中的芯片寄生效應提取和信號完整性驗證方面，主管時序和信號完整性工作。他是eSilicon公司的設計技術總監，負責復雜的SOC設計方法學。
J. Bhasker是硬件描述語言和RTL綜合領域的著名專家。他曾是兩個工作組（IEEE 1076.6 VHDL綜合工作組和IEEE 1364.1 Verilog綜合工作組）的主席，并于2005年獲得了IEEE計算機協會的杰出貢獻獎。他是eSilicon公司的架構師，負責許多復雜設計的時序驗證工作。
書友推薦
- >
苦雨齋序跋文-周作人自編集
- >
隨園食單
- >
唐代進士錄
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
山海經
- >
上帝之肋:男人的真實旅程
- >
我從未如此眷戀人間
- >
朝聞道
本類暢銷
