��1�� �wՓ 1 1.1 Ƭ��ϵ�y���� 1 1.1.1 Ƭ��ϵ�y�Ļ����Y�� 1 1.1.2 Ƭ��ϵ�y����ͼ����c 3 1.1.3 Ƭ��ϵ�y�cӋ��C�n�̵��Pϵ 4 1.2 Ӳ�������Z�Ժ��� 4 1.3 �ɾ���߉݋�OӋ 5 1.3.1 �ɾ���߉݋���� 5 1.3.2 FPGA���g 7 ���} 7 ��2�� Ƭ��ϵ�y�OӋ���g 9 2.1 SoCϵ�y���OӋ���о����� 9 2.2 Ƭ��ϵ�y���P�I���g 10 2.2.1 �OӋ���ü��g 10 2.2.2 �͹����OӋ���g 11 2.2.3 ܛӲ���fͬ�OӋ���g 14 2.2.4 �����ܘ����g 19 2.2.5 �ɜyԇ���OӋ���g 20 2.2.6 �����C�ϼ��g 21 2.3 Ƭ��ϵ�y���OӋ�����c���� 21 2.3.1 Ƭ��ϵ�y��ϵ�y���OӋ 21 2.3.2 Ƭ��ϵ�y���OӋ���� 22 2.4 Ƭ��ϵ�y�Ŀ����Y�� 23 2.4.1 AMBA���� 24 2.4.2 Avalon���� 29 2.4.3 CoreConnect���� 32 2.4.4 Wishbone���� 33 2.4.5 OCP���� 34 2.4.6 ��NƬ�Ͽ������^ 35 2.5 Ƭ��ϵ�y�İlչڅ�� 36 ���} 37 ��3�� Ӳ�������Z��VHDL 38 3.1 ���ϵ�y�OӋ�����ȼ� 38 3.2 VHDL����Y�� 39 3.2.1 ���w 40 3.2.2 �����w 41 3.2.3 ���� 41 3.2.4 ����� 42 3.2.5 �� 43 3.3 VHDL�Z��Ԫ�� 44 3.3.1 VHDL������� 44 3.3.2 VHDL�������� 46 3.3.3 VHDL������ 48 3.4 VHDL����߉݋�Z�� 50 3.4.1 �K�Z�� 50 3.4.2 �M�� 51 3.4.3 �ӳ��� 52 3.4.4 �������Z�� 53 3.4.5 ���Ј����Z�� 56 3.4.6 Ԫ���{�� 57 3.5 VHDL������ʽ 59 3.5.1 �О�������ʽ 59 3.5.2 RTL������ʽ 60 3.5.3 �Y��������ʽ 63 ���} 65 ��4�� FPGA�OӋ�_�l���g 66 4.1 FPGA�Y������ 66 4.1.1 PLDԭ���c�Y�� 66 4.1.2 CPLDԭ���c�Y�� 66 4.1.3 FPGAԭ���c�Y�� 68 4.2 FPGA�_�l���� 71 4.3 Vivado�����_�l�h��ʹ�� 73 4.3.1 Vivadoܛ��ʹ�� 73 4.3.2 ILA������C 78 4.3.3 FPGA���d��C 81 ���} 82 ��5�� ��������߉݋�·�OӋ 83 5.1 �M��߉݋�·�OӋ 83 5.1.1 �M��߉݋�·���OӋ���� 83 5.1.2 �g�a���c���a�� 84 5.1.3 ���^�� 86 5.1.4 ���a�D�Qģ�K 87 5.2 �r��߉݋�·�OӋ 89 5.2.1 �r��߉݋�·���OӋ���� 90 5.2.2 �|�l���OӋ 90 5.2.3 ���l�·�OӋ 94 5.2.4 ��λ�Ĵ����OӋ 102 5.2.5 ��������OӋ 104 5.3 ���ޠ�B�C�OӋ 105 5.3.1 ���ޠ�B�C�Ļ���ԭ�� 105 5.3.2 һ�����ޠ�B�C�� VHDL���F 107 5.3.3 Moore��B�C�OӋ 109 5.3.4 Mealy��B�C�OӋ 110 ���} 112 ��6�� �Ӝp�˳��Ąt�\��ģ�K�OӋ 113 6.1 ���õęC�������a��ʽ 113 6.2 �ӷ����OӋ 114 6.2.1 �ӷ����Ļ���ԭ�� 114 6.2.2 �������ȫ�������OӋ 116 6.2.3 ���c�ӷ����OӋ 117 6.2.4 ���c�ӷ����OӋ 120 6.3 ���c�˷����OӋ 123 6.3.1 ԭ�aһλ�˷����OӋ 124 6.3.2 ԭ�a��λ�˷����OӋ 126 6.3.3 �a�aһλ�˷����OӋ 128 6.3.4 ��г˷����OӋ 131 6.4 ���c�������OӋ 134 6.4.1 ԭ�a�������OӋ 135 6.4.2 �a�a�������OӋ 137 6.4.3 ��г������OӋ 139 ���} 142 ��7�� �惦�·�OӋ 143 7.1 �S�C�惦���OӋ 143 7.1.1 �惦����ַ�g�a��ʽ 143 7.1.2 RAM�x���r�� 144 7.1.3 RAM�OӋ���F 145 7.1.4 RAM�����Uչ 146 7.2 ֻ�x�惦���OӋ 147 7.2.1 ֻ�x�惦���ĽY�� 147 7.2.2 ����ROM�OӋ 147 7.2.3 ͨ��ROM�OӋ 148 7.3 �p�˿�RAM�OӋ 150 7.4 ���M�ȳ�����OӋ 152 7.4.1 FIFO��� 152 7.4.2 ͬ��FIFO�OӋ 152 7.4.3 ����FIFO�OӋ 157 7.5 ѭ�h����У��·�OӋ 159 7.5.1 ѭ�h����У�ԭ������ 159 7.5.2 ѭ�h�����·�OӋ 161 ���} 162 ��8�� �����ɿ�8λ����SoC�OӋ 163 8.1 ̎�����M�ɽY�� 163 8.1.1 ������ 163 8.1.2 �\���� 164 8.1.3 �Ĵ����M 164 8.2 VHDL���F�ĺ���CPU���� 164 8.2.1 ָ��OӋ���� 165 8.2.2 CPU�OӋ˼·���� 166 8.2.3 ָ�����ڷ��� 166 8.2.4 ָ���g�a���OӋ 166 8.2.5 �������OӋ 167 8.3 ̎�������OӋ���� 169 8.4 8λ����SoCϵ�y�Y���OӋ 169 8.5 8λSoCָ��ϵ�y�OӋ 170 8.5.1 ָ��OӋ 170 8.5.2 ָ��a�OӋ 171 8.5.3 ָ�����ڴ_�� 173 8.6 8λSoC����ģ�K�OӋ 174 8.6.1 �r�ģ�K�OӋ 174 8.6.2 ����Ӌ�����OӋ 174 8.6.3 ����惦���OӋ 175 8.6.4 ָ��Ĵ����OӋ 176 8.6.5 ͨ�üĴ����OӋ 177 8.6.6 ���g߉݋��Ԫ�OӋ 177 8.6.7 �����惦���OӋ 180 8.6.8 �ї��Ĵ����OӋ 180 8.6.9 ͨ��I/O�ӿ��OӋ 181 8.6.10 ΢����������OӋ 182 8.6.11 ģ�K�r���̖�r����� 188 ���} 190 ��9�� ����FPGA�����SoC �yԇ��C 191 9.1 FPGA���� 191 9.2 ����Ӌ�����yԇ��C 192 9.3 ����惦���yԇ��C 194 9.4 ָ��Ĵ����yԇ��C 196 9.5 ͨ�üĴ����yԇ��C 198 9.6 ���g߉݋��Ԫ�yԇ��C 200 9.7 �����惦���yԇ��C 204 9.8 �ї�ָᘜyԇ��C 206 9.9 ͨ��I/O�ӿڜyԇ��C 208 9.10 ΢����������yԇ��C 210 9.11 8λSoC�yԇ��C 211 9.11.1 8λSoC��C�Y�� 211 9.11.2 �yԇ���a������Y�� 212 �����īI 215