中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
邏輯與數字系統設計(第2版·VERILOG版) 版權信息
- ISBN：9787302641964
- 條形碼：9787302641964 ; 978-7-302-64196-4
- 裝幀：平裝-膠訂
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
邏輯與數字系統設計(第2版·VERILOG版) 本書特色
（1） 將硬件描述語言Verilog HDL貫穿全書，并給出大量實例。
（2） 給出大量的Verilog HDL源程序、ModelSim仿真源程序，以及FPGA或CPLD開發板的下載測試實例。
（3） 強調數字邏輯、弱化電子電路，在了解集成電路功能基礎上，掌握用Verilog HDL實現邏輯功能的多種方法。
（4） 采用國際上流行的圖形邏輯符號,這是EDA軟件中普遍使用的符號，方便后續課程的教學。
（5） 增加Mealy型和Moore型狀態機設計；面向FPGA設計，在二進制碼、循環碼基礎上，增加獨熱碼設計實例；在數字系統中，廣泛使用多位動態7段數碼管，增加7段顯示譯碼器的靜態和動態設計實例。
（6） 給出用Verilog HDL構建組合和時序邏輯電路模塊的多種方法。例如，加法器模塊有門電路、真值表2種方法，六進制計數器有二進制編碼、循環碼、獨熱碼3種方法。
（7） 在交通信號燈控制系統設計中，給出2種實現方法，邏輯部件和功能描述的設計與實現。
邏輯與數字系統設計(第2版·VERILOG版) 內容簡介
本書圍繞數字系統設計,全面介紹數字邏輯電路的基本概念和基本原理。在介紹傳統分析、設計方法的同時,詳 細 介 紹 在 數 字 電 路 設 計 中 普 遍 使 用 的 硬 件 描 述 語 言 Verilog HDL，系 統 介 紹 使 用 Verilog HDL設計組合邏輯電路、觸發器、時序邏輯電路、數字系統等的方法，并將 Verilog HDL 滲透到各個章節以及應用實例中。主要內容包括數字邏輯基礎、可編程邏輯器件、Verilog HDL 基礎、組合邏 輯電路、觸發器、時序邏輯電路、半導體存儲器、數字系統設計等。 本書可作為計算機類、電子信息類、自動化類等有關專業的教材或教學參考書,也可供相關領域的工程技術人員參考。
邏輯與數字系統設計(第2版·VERILOG版) 目錄
第1章數字邏輯基礎
1.1數制
1.1.1十進制數
1.1.2二進制數
1.1.3八進制數和十六進制數
1.1.4數制間的轉換
1.2常用編碼
1.2.1十進制編碼
1.2.2循環碼
1.2.3ASCII碼
1.2.4奇偶校驗碼
1.3二進制數運算
1.3.1二進制數的表示方法
1.3.2二進制數的加法和減法運算
1.4邏輯代數基礎
1.4.1邏輯變量和邏輯函數
1.4.2基本邏輯運算和基本邏輯門
1.4.3邏輯代數的基本公式和常用公式
1.4.4邏輯函數的表示方法
1.4.5邏輯函數的化簡方法
習題
第2章可編程邏輯器件基礎
2.1可編程邏輯器件概述
2.1.1可編程邏輯器件的分類
2.1.2可編程邏輯器件的邏輯表示
2.2復雜可編程邏輯器件
2.2.1Altera公司的復雜可編程邏輯器件EPM240簡介
2.2.2Xilinx公司的復雜可編程邏輯器件XC9572簡介
2.3現場可編程門陣列
2.3.1Altera公司的Cyclone Ⅳ E系列EP4CE6簡介
2.3.2Xilinx公司的Artix7系列XC7A100T簡介
2.4復雜可編程邏輯器件或現場可編程門陣列設計流程 習題 第3章硬件描述語言Verilog HDL基礎 3.1硬件描述語言概述 3.2Verilog語言基本概念 3.2.1Verilog程序基本結構 3.2.2Verilog語言要素 3.2.3Verilog運算符 3.3Verilog行為語句 3.3.1賦值語句 3.3.2條件語句 3.3.3循環語句 3.4Verilog語言的描述語句 3.5Verilog仿真驗證 3.6Verilog關鍵字 習題 第4章組合邏輯電路 4.1組合邏輯電路特點 4.2門電路構成的組合電路的分析與設計 4.2.1分析方法 4.2.2設計方法 4.3編碼器 4.3.1二進制編碼器 4.3.2二進制優先編碼器 4.3.3二十進制優先編碼器 4.4譯碼器 4.4.1二進制譯碼器 4.4.2二十進制譯碼器 4.4.3七段數碼管以及靜態和動態顯示譯碼器 4.5數據分配器與數據選擇器 4.5.1數據分配器 4.5.2數據選擇器 4.6數值比較電路 4.7算術運算器 4.7.1二進制加法運算 4.7.2二進制減法運算 4.7.3二進制乘法運算 4.7.4算術邏輯單元 4.8奇偶校驗電路 4.8.1奇偶校驗的基本原理 4.8.2集成奇偶發生器/校驗器 4.9集成電路構成的組合電路分析與設計 4.9.1組合邏輯電路的分析 4.9.2組合邏輯電路的設計 4.10組合邏輯電路的競爭冒險 4.10.1競爭冒險現象 4.10.2競爭冒險的判斷 4.10.3競爭冒險的消除 習題 第5章鎖存器和觸發器 5.1鎖存器 5.1.1基本SR鎖存器 5.1.2門控SR鎖存器 5.1.3門控D鎖存器 5.2觸發器 5.2.1維持阻塞D觸發器 5.2.2負邊沿JK觸發器 5.2.3SR觸發器 5.2.4T觸發器 習題 第6章時序邏輯電路 6.1時序邏輯電路的分析與設計 6.1.1同步時序邏輯電路的分析 6.1.2異步時序邏輯電路的分析 6.1.3同步時序邏輯電路的設計 6.1.4有限狀態機的設計 6.2寄存器 6.2.1寄存器 6.2.2移位寄存器 6.3計數器 6.3.1計數器分類 6.3.2同步計數器 6.3.3異步計數器 6.3.4移位寄存器型計數器 6.3.5計數器分析與設計 6.4序列發生器 6.4.1節拍發生器 6.4.2脈沖序列發生器 習題 第7章半導體存儲器 7.1概述 7.1.1半導體存儲器分類 7.1.2半導體存儲器技術指標 7.2只讀存儲器 7.2.1掩模只讀存儲器 7.2.2可編程只讀存儲器 7.2.3可擦可編程只讀存儲器 7.2.4快閃存儲器 7.2.5ROM應用舉例 7.3隨機存取存儲器 7.3.1靜態隨機存取存儲器 7.3.2動態隨機存取存儲器 7.3.3RAM應用舉例 習題 第8章數字系統設計基礎 8.1數字系統概述 8.1.1數字系統的基本概念 8.1.2數字系統設計的一般過程 8.2交通信號燈控制系統設計 8.2.1交通信號燈控制系統功能 8.2.2基于邏輯部件的交通信號燈控制系統方案設計 8.2.3基于邏輯部件的系統設計與實現 8.2.4基于功能描述的系統設計與實現 8.3模型計算機設計 8.3.1模型計算機系統功能 8.3.2基于邏輯部件的系統設計 8.3.3基于邏輯部件的模型計算機實現 習題 參考文獻
2.4復雜可編程邏輯器件或現場可編程門陣列設計流程 習題 第3章硬件描述語言Verilog HDL基礎 3.1硬件描述語言概述 3.2Verilog語言基本概念 3.2.1Verilog程序基本結構 3.2.2Verilog語言要素 3.2.3Verilog運算符 3.3Verilog行為語句 3.3.1賦值語句 3.3.2條件語句 3.3.3循環語句 3.4Verilog語言的描述語句 3.5Verilog仿真驗證 3.6Verilog關鍵字 習題 第4章組合邏輯電路 4.1組合邏輯電路特點 4.2門電路構成的組合電路的分析與設計 4.2.1分析方法 4.2.2設計方法 4.3編碼器 4.3.1二進制編碼器 4.3.2二進制優先編碼器 4.3.3二十進制優先編碼器 4.4譯碼器 4.4.1二進制譯碼器 4.4.2二十進制譯碼器 4.4.3七段數碼管以及靜態和動態顯示譯碼器 4.5數據分配器與數據選擇器 4.5.1數據分配器 4.5.2數據選擇器 4.6數值比較電路 4.7算術運算器 4.7.1二進制加法運算 4.7.2二進制減法運算 4.7.3二進制乘法運算 4.7.4算術邏輯單元 4.8奇偶校驗電路 4.8.1奇偶校驗的基本原理 4.8.2集成奇偶發生器/校驗器 4.9集成電路構成的組合電路分析與設計 4.9.1組合邏輯電路的分析 4.9.2組合邏輯電路的設計 4.10組合邏輯電路的競爭冒險 4.10.1競爭冒險現象 4.10.2競爭冒險的判斷 4.10.3競爭冒險的消除 習題 第5章鎖存器和觸發器 5.1鎖存器 5.1.1基本SR鎖存器 5.1.2門控SR鎖存器 5.1.3門控D鎖存器 5.2觸發器 5.2.1維持阻塞D觸發器 5.2.2負邊沿JK觸發器 5.2.3SR觸發器 5.2.4T觸發器 習題 第6章時序邏輯電路 6.1時序邏輯電路的分析與設計 6.1.1同步時序邏輯電路的分析 6.1.2異步時序邏輯電路的分析 6.1.3同步時序邏輯電路的設計 6.1.4有限狀態機的設計 6.2寄存器 6.2.1寄存器 6.2.2移位寄存器 6.3計數器 6.3.1計數器分類 6.3.2同步計數器 6.3.3異步計數器 6.3.4移位寄存器型計數器 6.3.5計數器分析與設計 6.4序列發生器 6.4.1節拍發生器 6.4.2脈沖序列發生器 習題 第7章半導體存儲器 7.1概述 7.1.1半導體存儲器分類 7.1.2半導體存儲器技術指標 7.2只讀存儲器 7.2.1掩模只讀存儲器 7.2.2可編程只讀存儲器 7.2.3可擦可編程只讀存儲器 7.2.4快閃存儲器 7.2.5ROM應用舉例 7.3隨機存取存儲器 7.3.1靜態隨機存取存儲器 7.3.2動態隨機存取存儲器 7.3.3RAM應用舉例 習題 第8章數字系統設計基礎 8.1數字系統概述 8.1.1數字系統的基本概念 8.1.2數字系統設計的一般過程 8.2交通信號燈控制系統設計 8.2.1交通信號燈控制系統功能 8.2.2基于邏輯部件的交通信號燈控制系統方案設計 8.2.3基于邏輯部件的系統設計與實現 8.2.4基于功能描述的系統設計與實現 8.3模型計算機設計 8.3.1模型計算機系統功能 8.3.2基于邏輯部件的系統設計 8.3.3基于邏輯部件的模型計算機實現 習題 參考文獻
展開全部
邏輯與數字系統設計(第2版·VERILOG版) 作者簡介
李晶皎，東北大學教授，博士生導師。2006-2022年 電工電子基礎課程教學指導分委員會委員。主要從事模式識別、嵌入式等領域科研研究，發表期刊和會議論文近100篇，獲國家發明專利十余項，指導青年教師發表教學論文近10篇。國家級精品課“電子技術基礎”課程負責人。主講“模擬電子技術基礎”“數字電子技術基礎”“電子技術基礎”“數字邏輯與數字系統”等課程。出版譯著和教材十余部，代表性教材有：《電路與電子學》（十二五普通高等教育本科國家級規劃教材）、《邏輯與數字系統設計》（十一五普通高等教育本科國家級規劃教材）、《模式識別》（十一五普通高等教育本科國家級規劃教材）。
王愛俠，東北大學教師。從事模擬電子技術與數字電子技術基礎教學工作多年，參編《數字邏輯與數字系統（第5版）》等多部教材，并擔任配套實驗教材以及配套習題集副主編。
閆愛云，東北大學教師。主講課程包括“數字電子技術”“數字邏輯與數字系統”等。副主編“電路與電子學”，主編“電路與電子學（第5版）實驗教程”。獲“第一屆東北地區高校電工電子基礎課程實驗教學案例設計競賽”一等獎等，獲 2021年第二批產學研合作協同育人項目一項。主持和參加國家自然科學基金項目、中國高校產學研創新基金項目、企事業科研項目多項。發表學術論文10余篇，獲國家發明專利2項。李晶皎，東北大學教授，博士生導師。2006-2022年 電工電子基礎課程教學指導分委員會委員。主要從事模式識別、嵌入式等領域科研研究，發表期刊和會議論文近100篇，獲國家發明專利十余項，指導青年教師發表教學論文近10篇。國家級精品課“電子技術基礎”課程負責人。主講“模擬電子技術基礎”“數字電子技術基礎”“電子技術基礎”“數字邏輯與數字系統”等課程。出版譯著和教材十余部，代表性教材有：《電路與電子學》（十二五普通高等教育本科國家級規劃教材）、《邏輯與數字系統設計》（十一五普通高等教育本科國家級規劃教材）、《模式識別》（十一五普通高等教育本科國家級規劃教材）。
王愛俠，東北大學教師。從事模擬電子技術與數字電子技術基礎教學工作多年，參編《數字邏輯與數字系統（第5版）》等多部教材，并擔任配套實驗教材以及配套習題集副主編。
閆愛云，東北大學教師。主講課程包括“數字電子技術”“數字邏輯與數字系統”等。副主編“電路與電子學”，主編“電路與電子學（第5版）實驗教程”。獲“第一屆東北地區高校電工電子基礎課程實驗教學案例設計競賽”一等獎等，獲 2021年第二批產學研合作協同育人項目一項。主持和參加國家自然科學基金項目、中國高校產學研創新基金項目、企事業科研項目多項。發表學術論文10余篇，獲國家發明專利2項。
李景宏，東北大學副教授。1988年獲東北大學計算機學士學位，1994年獲東北大學通信與電子系統專業的碩士學位。從事電子科學與技術的研究及教學工作多年。出版《數字邏輯與數字系統》等6部教材，發表論文20余篇。
書友推薦
- >
隨園食單
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
煙與鏡
- >
唐代進士錄
- >
山海經
- >
二體千字文
- >
苦雨齋序跋文-周作人自編集
- >
伊索寓言-世界文學名著典藏-全譯本
本類暢銷
