1 FPGA�cXilinx�_�l���ߺ��� 1.1 FPGA��B 1.1.1 FPGA�Ěvʷ�Ͱlչ 1.1.2 FPGA�ă��ݼ����� 1.1.3 Xilinx FPGA�忨����Nexys4-DDR 1.2 Vivado���鼰FPGA�OӋ���� 1.2.1 Vivado���� 1.2.2 FPGA�OӋ���� 1.3 ����xilinx FPGA�_�l��ĽM���·�OӋ 1.4 ����xilinx FPGA�_�l��ĕr��߉݋�·�OӋ 1.5 ����xilinx FPGA�_�l��IJ��ΰl�����OӋ 2 ����System Generator��DSPϵ�y�OӋ 2.1 System Generator�������T 2.1.1 Xillinxģ�K��Ļ�����B 2.1.2 �������׵�DSP�OӋ 2.2 System Generator�е���̖��� 2.3 �ԄӴ��a���� 2.3.1 ���g������System Generatorģ�K 2.3.2 ���g�s���ļ� 2.3.3 HDL�yԇ���a 2.4 ���gMATLAB�OӋ����FPGA���a 2.5 System Generator�����OӋ���� 2.5.1 �OӋĿ�� 2.5.2 �\�Эh������ 2.5.3 ģ�͵Ľ��� 2.5.4 ģ�ͅ������O�� 2.5.5 ����ģ����ϵ�y 3 �F��ͨ�žC���OӋ���`ƽ�_ 3.1 �C���OӋ���`ƽ�_��B 3.1.1 Nexys4 DDR 3.1.2 Analog Discovery 2 3.1.3 AD-DA��GPIO���ܔUչ�� 3.2 ƽ�_���_�lܛ���h��� 3.2.1 MATLAB 2016b 3.2.2 VIVADO 2017 3.2.3 WaveForms�cAdept 3.3 ϵ�y�OӋ�_�l�����c�OӋ��C�yԇ 3.3.1 System Generator for DSP 3.3.2 VIVADO����bit�ļ� 3.3.3 bit�ļ����d 3.3.4 �OӋ�yԇ�c��C 4 ��̖�cϵ�y���A�OӋ���` 4.1 ����ROM����̖�l�����OӋ 4.2 ����������̖�M�Ϸ�����̖ 4.3 ������̖���OӋ�c���F 4.4 ����DDS����̖�l�����OӋ 4.5 ��Ӷ�����C 4.6 FIR�V�������OӋ�c���F 5 ������ͨ���{�ƽ��{ϵ�y�OӋ���` 5.1 AMͨ��ϵ�y