掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
數字電路與邏輯設計(微課版) 版權信息
- ISBN：9787115615688
- 條形碼：9787115615688 ; 978-7-115-61568-8
- 裝幀：平裝
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
數字電路與邏輯設計(微課版) 本書特色
1.立足經典知識體系，培養計算機系統能力
2.剖析半導體的物理學原理，夯實數字電路的硬件設計基礎
3.精品在線資源同步導學，助力學生主動學習
4.理論教學和實踐教學同步實施，提高學生理論聯系實際的能力
5.共享名校國家級精品資源，助力教師開展高質量教學
數字電路與邏輯設計(微課版) 內容簡介
本書內容結合微電子產業和計算機硬件產業的近期新發展現狀和技術前沿，注重基礎性、高階性、創新性和挑戰性相結合，采用模塊化的思想對教學內容進行有機劃分，全書共9章，可以分為三個部分。**部分是數字邏輯電路的基礎，由第1~3章組成，包括基本知識、邏輯代數基礎、半導體與集成門電路；第二部分是數字邏輯電路的經典設計和分析方法，由4~8章組成，包括組合邏輯電路、觸發器、時序邏輯電路、信號產生與變換電路、數模和模數轉換電路；第三部分是可編程邏輯器件的設計方法，主要內容是第9章可編程邏輯器件。 本書可作為高等學校本科“數字電路邏輯設計”課程教材，亦可供信息學科相關專業技術人員參考。
數字電路與邏輯設計(微課版) 目錄
目錄
第 1章 基礎知識 1
1.1 芯片與數字電路 1
1.2.1 數字信號與系統 1
1.2.2 數字電路 3
1.2 數制及其轉換 5
1.2.1 數制 5
1.2.2 數制間的相互轉換 7
1.3 二進制數的算術運算 10
1.3.1 無符號二進制數的算術運算 11
1.3.2 帶符號二進制數的算術運算 11
1.4 幾種常用的代碼 14
1.4.1 十進制數的二進制代碼 14
1.4.2 可靠性代碼 16
1.4.3 ASCII碼 18
習題1 19
第 2章 邏輯代數基礎 21
2.1 邏輯代數概述 21
2.2 邏輯運算 22
2.2.1 基本邏輯運算 22
2.2.2 復合邏輯關系 24
2.2.3 邏輯運算的邏輯符號及優先級別 26
2.2.4 正邏輯和負邏輯 27
2.3 邏輯代數的基本定理、常用公式和規則 29
2.3.1. 基本定理 29
2.3.2. 常用公式 29
2.3.3. 重要規則 30
2.4 邏輯函數 32
2.4.1. 邏輯函數概述 32
2.4.2. 邏輯函數表達式的基本形式 41
2.4.3. 邏輯函數表達式的標準形式 44
2.4.4. 邏輯函數表達式轉換為標準表達式 48
2.5 邏輯函數化簡 51
2.5.1. 代數化簡法 52
2.5.2. 卡諾圖化簡法 58
2.5.3. 列表化簡法 71
習題2 77
第3章 半導體與集成門電路 82
3.1 電路基本理論 82
3.1.1 庫侖定律 82
3.1.2 歐姆定律 83
3.1.3 基爾霍夫定律 83
3.2 半導體材料的物理學原理 83
3.2.1 半導體原子結構 84
3.2.2 半導體材料 88
3.3 半導體二極管 94
3.3.1 靜態開關特性 94
3.3.2 動態開關特性 96
3.4 雙極結型晶體管 97
3.4.1 BJT的組成結構 98
3.4.2 工作原理 99
3.4.3 靜態特性 102
3.4.4 動態特性 104
3.5 場效應管 105
3.5.1 場效應 106
3.5.2 FET結構與分類 107
3.5.3 MOSFET的特性與工作原理 108
3.5.4 MOSFET的靜態開關特性 110
3.6 邏輯門電路 112
3.6.1 簡單邏輯門電路 112
3.6.2 TTL集成邏輯門電路 116
3.6.3 CMOS集成邏輯門電路 129
習題3 133
第4章 組合邏輯電路 136
4.1 組合邏輯電路概述 136
4.2 小規模組合邏輯電路分析 137
4.2.1 小規模組合邏輯電路的分析方法與步驟 137
4.2.2 分析舉例 138
4.3 小規模組合邏輯電路的設計 141
4.3.1 小規模組合邏輯電路的設計步驟 142
4.3.2 小規模組合邏輯電路設計舉例 144
4.4 常用的中規模組合邏輯電路 151
4.4.1 加法器 151
4.4.2 編碼器 155
4.4.3 譯碼器 161
4.4.4 多路選擇器 168
4.4.5 多路分配器 171
4.4.6 數值比較器 173
4.5 中規模組合邏輯電路的分析和設計 177
4.5.1 中規模組合邏輯電路的分析 178
4.5.2 中規模組合邏輯電路的設計 181
4.6 組合邏輯電路的險象 189
4.6.1 險象的產生 190
4.6.2 險象的判斷 193
4.6.3 險象的消除 195
習題4 198
第5章 觸發器 201
5.1 觸發器概述 201
5.1.1 觸發器的概念及特點 201
5.1.2 觸發器的功能描述方法 202
5.2 基本RS觸發器 204
5.2.1 與非門構成的基本RS觸發器 205
5.2.2 或門構成的基本RS觸發器 209
5.2.3 基本RS觸發器的用途 211
5.3 同步觸發器 212
5.3.1 鐘控RS觸發器 213
5.3.2 鐘控D觸發器 216
5.3.3 鐘控JK觸發 218
5.3.4 鐘控T觸發器 221
5.3.5 同步觸發器的空翻現象 222
5.4 主從觸發器 223
5.4.1 主從RS觸發器 224
5.4.2 主從JK觸發器 226
5.5 邊沿觸發器 229
5.5.1 維持-阻塞D觸發器 229
5.5.2 邊沿JK觸發器 234
5.6 觸發器的電氣特性 236
習題5 239
第6章 時序邏輯電路 243
6.1 概述 243
6.1.1 時序邏輯電路的結構 243
6.1.2 時序邏輯電路的描述方法 245
6.2 小規模時序邏輯電路的分析 247
6.2.1 分析方法和步驟 248
6.2.2 同步時序邏輯電路的分析 249
6.2.3 脈沖異步時序邏輯電路的分析 258
6.3 小規模時序邏輯電路的設計方法 265
6.3.1 小規模時序邏輯電路的設計步驟 265
6.3.2 小規模同步時序邏輯電路設計舉例 279
6.3.3 小規模異步時序邏輯電路設計舉例 291
6.4 常用的中規模時序邏輯電路 301
6.4.1 集成計數器 301
6.4.2 寄存器 310
6.5 中規模時序邏輯電路的分析與設計 313
6.5.1 中規模時序邏輯電路的分析 313
6.5.2 中規模時序邏輯電路的設計 317
6.6 電平異步時序邏輯電路 324
6.6.1 電平異步時序邏輯電路概述 325
6.6.2 電平異步時序邏輯電路的分析 327
6.6.3 電平異步時序邏輯電路的競爭 329
習題6 331
第7章 脈沖信號產生與變換電路 336
7.1 概述 336
7.2 施密特觸發器 337
7.2.1 邏輯門構成施密特觸發器 338
7.2.2 集成施密特觸發器 340
7.2.3 施密特觸發器的應用 341
7.3 單穩態觸發器 343
7.3.1 門電路與RC元件構成單穩態觸發器 343
7.3.2 集成單穩態觸發器 347
7.3.3 單穩態觸發器的應用 350
7.4 多諧振蕩器 351
7.4.1 門電路構成多諧振蕩器 351
7.4.2 施密特觸發器構成多諧振蕩器 353
7.4.3 石英晶體振蕩器 354
7.5 定時器555 356
7.5.1定時器555的電路結構和邏輯功能 356
7.5.2 定時器555構成單穩態觸發器 359
7.5.3 定時器555構成施密特觸發器 360
7.5.4 定時器555構成多諧振蕩器 362
7.33 用5G555構成的多諧振蕩器電路及其工作波形圖 362
習題7 364
第8章 數/模與模/數轉換電路 367
8.1 概述 367
8.2 數/模轉換器 368
8.2.1 典型DAC 369
電路的輸出電壓vo為 372
8.2.2 DAC的主要技術參數 373
8.2.3 集成DAC 374
8.3 模/數轉換器 377
8.3.1 模/數轉換的基本原理 377
8.3.2 典型ADC 379
8.3.3 ADC的主要技術參數 384
8.3.4 集成ADC 385
習題8 387
第9章 可編程邏輯器件 389
9.1 PLD概述 389
9.1.1 PLD的發展 389
9.1.2 PLD的一般結構 390
9.1.3 PLD電路表示法 390
9.2 低密度可編程邏輯器件 392
1. 可編程只讀存儲器 392
2. 可編程邏輯陣列PLA 393
3. 可編程陣列邏輯 PAL 394
4. 通用陣列邏輯 GAL 394
9.3 復雜可編程邏輯器件CPLD 394
9.3.1 CPLD簡介 394
9.3.2 CPLD典型器件 395
9.4 現場可編程門陣列FPGA 401
9.4.1 FPGA簡介 401
9.4.2 Xilinx FPGA典型器件 403
9.4.3 FPGA設計流程 409
9.5 FPGA和CPLD對比 413
9.6 Vivado開發環境及設計流程 414
9.6.1 Vivado設計套件簡介 414
9.6.2 Vivado設計套件中的FPGA設計流程 416
習題9 420
第 1章 基礎知識 1
1.1 芯片與數字電路 1
1.2.1 數字信號與系統 1
1.2.2 數字電路 3
1.2 數制及其轉換 5
1.2.1 數制 5
1.2.2 數制間的相互轉換 7
1.3 二進制數的算術運算 10
1.3.1 無符號二進制數的算術運算 11
1.3.2 帶符號二進制數的算術運算 11
1.4 幾種常用的代碼 14
1.4.1 十進制數的二進制代碼 14
1.4.2 可靠性代碼 16
1.4.3 ASCII碼 18
習題1 19
第 2章 邏輯代數基礎 21
2.1 邏輯代數概述 21
2.2 邏輯運算 22
2.2.1 基本邏輯運算 22
2.2.2 復合邏輯關系 24
2.2.3 邏輯運算的邏輯符號及優先級別 26
2.2.4 正邏輯和負邏輯 27
2.3 邏輯代數的基本定理、常用公式和規則 29
2.3.1. 基本定理 29
2.3.2. 常用公式 29
2.3.3. 重要規則 30
2.4 邏輯函數 32
2.4.1. 邏輯函數概述 32
2.4.2. 邏輯函數表達式的基本形式 41
2.4.3. 邏輯函數表達式的標準形式 44
2.4.4. 邏輯函數表達式轉換為標準表達式 48
2.5 邏輯函數化簡 51
2.5.1. 代數化簡法 52
2.5.2. 卡諾圖化簡法 58
2.5.3. 列表化簡法 71
習題2 77
第3章 半導體與集成門電路 82
3.1 電路基本理論 82
3.1.1 庫侖定律 82
3.1.2 歐姆定律 83
3.1.3 基爾霍夫定律 83
3.2 半導體材料的物理學原理 83
3.2.1 半導體原子結構 84
3.2.2 半導體材料 88
3.3 半導體二極管 94
3.3.1 靜態開關特性 94
3.3.2 動態開關特性 96
3.4 雙極結型晶體管 97
3.4.1 BJT的組成結構 98
3.4.2 工作原理 99
3.4.3 靜態特性 102
3.4.4 動態特性 104
3.5 場效應管 105
3.5.1 場效應 106
3.5.2 FET結構與分類 107
3.5.3 MOSFET的特性與工作原理 108
3.5.4 MOSFET的靜態開關特性 110
3.6 邏輯門電路 112
3.6.1 簡單邏輯門電路 112
3.6.2 TTL集成邏輯門電路 116
3.6.3 CMOS集成邏輯門電路 129
習題3 133
第4章 組合邏輯電路 136
4.1 組合邏輯電路概述 136
4.2 小規模組合邏輯電路分析 137
4.2.1 小規模組合邏輯電路的分析方法與步驟 137
4.2.2 分析舉例 138
4.3 小規模組合邏輯電路的設計 141
4.3.1 小規模組合邏輯電路的設計步驟 142
4.3.2 小規模組合邏輯電路設計舉例 144
4.4 常用的中規模組合邏輯電路 151
4.4.1 加法器 151
4.4.2 編碼器 155
4.4.3 譯碼器 161
4.4.4 多路選擇器 168
4.4.5 多路分配器 171
4.4.6 數值比較器 173
4.5 中規模組合邏輯電路的分析和設計 177
4.5.1 中規模組合邏輯電路的分析 178
4.5.2 中規模組合邏輯電路的設計 181
4.6 組合邏輯電路的險象 189
4.6.1 險象的產生 190
4.6.2 險象的判斷 193
4.6.3 險象的消除 195
習題4 198
第5章 觸發器 201
5.1 觸發器概述 201
5.1.1 觸發器的概念及特點 201
5.1.2 觸發器的功能描述方法 202
5.2 基本RS觸發器 204
5.2.1 與非門構成的基本RS觸發器 205
5.2.2 或門構成的基本RS觸發器 209
5.2.3 基本RS觸發器的用途 211
5.3 同步觸發器 212
5.3.1 鐘控RS觸發器 213
5.3.2 鐘控D觸發器 216
5.3.3 鐘控JK觸發 218
5.3.4 鐘控T觸發器 221
5.3.5 同步觸發器的空翻現象 222
5.4 主從觸發器 223
5.4.1 主從RS觸發器 224
5.4.2 主從JK觸發器 226
5.5 邊沿觸發器 229
5.5.1 維持-阻塞D觸發器 229
5.5.2 邊沿JK觸發器 234
5.6 觸發器的電氣特性 236
習題5 239
第6章 時序邏輯電路 243
6.1 概述 243
6.1.1 時序邏輯電路的結構 243
6.1.2 時序邏輯電路的描述方法 245
6.2 小規模時序邏輯電路的分析 247
6.2.1 分析方法和步驟 248
6.2.2 同步時序邏輯電路的分析 249
6.2.3 脈沖異步時序邏輯電路的分析 258
6.3 小規模時序邏輯電路的設計方法 265
6.3.1 小規模時序邏輯電路的設計步驟 265
6.3.2 小規模同步時序邏輯電路設計舉例 279
6.3.3 小規模異步時序邏輯電路設計舉例 291
6.4 常用的中規模時序邏輯電路 301
6.4.1 集成計數器 301
6.4.2 寄存器 310
6.5 中規模時序邏輯電路的分析與設計 313
6.5.1 中規模時序邏輯電路的分析 313
6.5.2 中規模時序邏輯電路的設計 317
6.6 電平異步時序邏輯電路 324
6.6.1 電平異步時序邏輯電路概述 325
6.6.2 電平異步時序邏輯電路的分析 327
6.6.3 電平異步時序邏輯電路的競爭 329
習題6 331
第7章 脈沖信號產生與變換電路 336
7.1 概述 336
7.2 施密特觸發器 337
7.2.1 邏輯門構成施密特觸發器 338
7.2.2 集成施密特觸發器 340
7.2.3 施密特觸發器的應用 341
7.3 單穩態觸發器 343
7.3.1 門電路與RC元件構成單穩態觸發器 343
7.3.2 集成單穩態觸發器 347
7.3.3 單穩態觸發器的應用 350
7.4 多諧振蕩器 351
7.4.1 門電路構成多諧振蕩器 351
7.4.2 施密特觸發器構成多諧振蕩器 353
7.4.3 石英晶體振蕩器 354
7.5 定時器555 356
7.5.1定時器555的電路結構和邏輯功能 356
7.5.2 定時器555構成單穩態觸發器 359
7.5.3 定時器555構成施密特觸發器 360
7.5.4 定時器555構成多諧振蕩器 362
7.33 用5G555構成的多諧振蕩器電路及其工作波形圖 362
習題7 364
第8章 數/模與模/數轉換電路 367
8.1 概述 367
8.2 數/模轉換器 368
8.2.1 典型DAC 369
電路的輸出電壓vo為 372
8.2.2 DAC的主要技術參數 373
8.2.3 集成DAC 374
8.3 模/數轉換器 377
8.3.1 模/數轉換的基本原理 377
8.3.2 典型ADC 379
8.3.3 ADC的主要技術參數 384
8.3.4 集成ADC 385
習題8 387
第9章 可編程邏輯器件 389
9.1 PLD概述 389
9.1.1 PLD的發展 389
9.1.2 PLD的一般結構 390
9.1.3 PLD電路表示法 390
9.2 低密度可編程邏輯器件 392
1. 可編程只讀存儲器 392
2. 可編程邏輯陣列PLA 393
3. 可編程陣列邏輯 PAL 394
4. 通用陣列邏輯 GAL 394
9.3 復雜可編程邏輯器件CPLD 394
9.3.1 CPLD簡介 394
9.3.2 CPLD典型器件 395
9.4 現場可編程門陣列FPGA 401
9.4.1 FPGA簡介 401
9.4.2 Xilinx FPGA典型器件 403
9.4.3 FPGA設計流程 409
9.5 FPGA和CPLD對比 413
9.6 Vivado開發環境及設計流程 414
9.6.1 Vivado設計套件簡介 414
9.6.2 Vivado設計套件中的FPGA設計流程 416
習題9 420
展開全部
數字電路與邏輯設計(微課版) 作者簡介
于俊清 于俊清（1975-），男，博士，教授，博士生導師，國家一流（線下）本科課程負責人、國家精品課程和國家精品共享課負責人，華中科技大學本科和研究生課程責任教授、華中科技大學計算機科學與技術學院智能媒體計算與網絡安全研究團隊負責人。
書友推薦
- >
月亮與六便士
- >
上帝之肋:男人的真實旅程
- >
我與地壇
- >
隨園食單
- >
名家帶你讀魯迅:朝花夕拾
- >
月亮虎
- >
伯納黛特,你要去哪(2021新版)
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
本類暢銷
