ǰ�� ���S�a�YԴ��� ��1�� CPLD/FPGA�Ŀ�_�l���T1 1.1 CPLD/FPGA�_�lϵ�y����1 1.1.1 PLD�İlչ�v�̼��lչڅ��1 1.1.2 CPLD/FPGA����3 1.1.3 CPLD/FPGA�ĽY���cԭ��4 1.1.4 CPLD�cFPGA�ą^�e8 ͬ��Ӗ��1-19 1.2 CPLD/FPGA�����R�e10 1.2.1 CPLD/FPGA�aƷ�śr11 1.2.2 MAXϵ�ЮaƷ�Ļ������ܼ����̷�ʽ13 ͬ��Ӗ��1-215 1.3 CCIT CPLD/FPGA���xʹ��16 1.3.1 ���x�Y���OӋ17 1.3.2 ��Ϥ���x��Ԫ����17 1.3.3 ��������оƬEPM1270T144C518 1.3.4 �˽⌍�x������ӿڼ������_�����Pϵ19 1.3.5 �OӋ���xԭ��D21 1.3.6 USB-Blaster���d��21 ͬ��Ӗ��1-326 1.4 Quartus ���_�l�h�����b27 1.4.1 Quartus ��ܛ�����ܺ���27 1.4.2 Quartus ��ܛ�����b28 1.4.3 USB-Blaster ���d�������b29 ͬ��Ӗ��1-432 1.5 Quartus ��ܛ���_�l�h���đ���32 1.5.1 ���ε����˱�Q����������33 1.5.2 �ı���ʽݔ��34 1.5.3 ԭ��D��ʽݔ��42 ͬ��Ӗ��1-545 1.6 ���܌�Ӗ46 ��2�� Verilog HDL��Ӳ�������Z�ԣ�49 2.1 Verilog HDL�Z�Ի��A֪�R49 2.1.1 Verilog HDL�����Y��49 2.1.2 Verilog HDL�������53 2.1.3 Verilog HDL�\��������_ʽ55 2.1.4 Verilog HDL�����Z��56 ͬ��Ӗ��2-162 2.2 Verilog HDL�OӋ�W�q������ˮ��63 2.2.1 �W�q���OӋ64 2.2.2 �W�q���OӋ���܌�Ӗ67 2.2.3 ��ˮ���OӋ69 2.2.4 ��ˮ���OӋ���܌�Ӗ73 ͬ��Ӗ��2-275 2.3 Verilog HDL�OӋ���l��76 2.3.1 ��ż���l�OӋ77 2.3.2 ������l�OӋ79 ͬ��Ӗ��2-381 ��3�� ����CPLD/FPGA�Ć�Ԫ�Ŀ�_�l83 3.1 �Ŀ1 �OӋ����߉݋�T