中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
計算機組成與系統結構(微課版) 版權信息
- ISBN：9787115588715
- 條形碼：9787115588715 ; 978-7-115-58871-5
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
計算機組成與系統結構(微課版) 本書特色
1.立足經典，打造精品 本書以“計算機組成原理”的經典內容為主，同時涵蓋“計算機體系結構”的核心內容，重點講授了單處理器系統的組成和工作原理，并在此基礎上，系統地講授了并行系統結構的內容，加深學生對計算機軟、硬件系統的整體化理解，有效地提高學生的計算機系統設計能力。 2.全面覆蓋考研大綱 本書以計算機系統設計能力的培養為目標，全面覆蓋全國計算機科學與技術學科聯考計算機學科專業基礎綜合考試（簡稱408統考）中“計算機組成原理”的全部考點，旨在培養具有創新和實踐能力，掌握計算機系統軟硬件綜合設計技術的人才。 3.配套資源豐富 本書針對重點難點錄制了高清微課視頻，掃描書中二維碼即可觀看；配套《計算機組成與系統結構學習指導及習題解析》一書，便于學生鞏固課堂所學。本書還提供教學課件PPT、教學大綱、教學日歷、學習指南等資源。
計算機組成與系統結構(微課版) 內容簡介
本書系統地介紹了計算機的基本組成原理和內部工作機制，以及計算機體系結構的基本概念、基本結構和基本分析方法。全書由9章組成：?第1章介紹計算機系統結構的基本概念；第2章介紹計算機中數據的機器層次表示；第3章介紹計算機的指令系統；第4章介紹計算機中的運算方法和運算器，第5章介紹主存儲器；第6章介紹多級存儲系統的設計；第7章介紹中央處理器設計；第8章介紹總線互連及輸入輸出系統；*后一章介紹并行處理計算系統的體系結構。 全書內容由淺入深，通俗易懂，每章都附有學習指南和習題，便于自學。 本書可以作為高等院校計算機及相關專業學習計算機組成原理與體系結構課程的教材，也可供從事計算機工作的工程技術人員參考。
計算機組成與系統結構(微課版) 目錄
第 1章計算機系統概述
1．1計算機的發展與存儲程序概念
1．1．1計算機發展階段
1．1．2存儲程序概念
1．2計算機系統的基本組成
1．2．1計算機硬件
1．2．2計算機軟件
1．2．3硬件與軟件的關系
1．3計算機系統的層次結構
1．3．1計算機系統的多層次結構
1．3．2實際機器和虛擬機器
1．3．3透明性問題
1．3．4系列機和軟件兼容
1．4計算機的工作過程和主要性能指標
1．4．1計算機的工作過程
1．4．2計算機硬件的主要性能指標
1．5計算機系統的性能評價
1．5．1計算機系統設計的定量原理
1．5．2計算機系統的性能評估方法
第 2章數據的機器層次表示
2．1數值數據的表示
2．1．1計算機中的數值數據
2．1．2進位計數制及其相互轉換
2．1．3無符號數和帶符號數
2．1．4帶符號機器數的表示
2．1．5 3種機器數的比較與轉換
2．2機器數的定點表示和浮點表示
2．2．1定點表示法
2．2．2浮點表示法
2．2．3浮點數階碼的移碼表示法
2．2．4IEEE754標準浮點數
2．3非數值數據表示
2．3．1邏輯數據的表示
2．3．2字符的表示
2．3．3漢字的表示
2．4十進制數的編碼
2．5基本的數據表示和高級數據表示
2．5．1 C語言中的基本數據表示
2．5．2高級數據表示
2．5．3 引入高級數據表示的原則
2．6數據校驗碼
2．6．1奇偶檢驗碼
2．6．2漢明校驗碼
2．6．3循環冗余校驗碼
第3章指令系統
3．1指令格式
3．1．1機器指令的基本格式
3．1．2地址碼結構
3．1．3指令的操作碼
3．2尋址技術
3．2．1編址方式
3．2．2指令尋址和數據尋址
3．2．3基本的數據尋址方式
3．3堆棧與堆棧操作
3．3．1堆棧結構
3．3．2堆棧操作
3．4指令類型
3．4．1數據傳送類指令
3．4．2運算類指令
3．4．3程序控制類指令
3．4．4輸入輸出類指令
3．5指令系統的發展與改進
3．5．1指令操作碼的優化
3．5．2從復雜指令系統到精簡指令系統
3．5．3設計RISC的關鍵技術
第4章運算方法和運算器
4．1基本算術運算的實現
4．1．1基本運算部件
4．1．2進位的產生和傳遞
4．1．3并行加法器的快速進位
4．2定點數的移位運算和舍入操作
4．2．1無符號數的移位
4．2．2帶符號數的移位
4．2．3移位功能的實現
4．2．4舍入操作
4．3定點加減運算
4．3．1原碼加減運算
4．3．2補碼加減運算
4．3．3補碼的溢出判斷與檢測方法
4．3．4補碼定點加減運算的實現
4．4定點乘除運算
4．4．1原碼乘法運算
4．4．2補碼乘法運算
4．4．3原碼除法運算
4．4．4補碼除法運算
4．5規格化浮點運算
4．5．1浮點加減運算
4．5．2浮點乘除運算
4．6十進制整數的加法運算
4．6．1一位十進制加法運算
4．6．2十進制加法器
4．7邏輯運算與實現
4．8運算器的基本組成
4．8．1運算器結構
4．8．2算術邏輯單元（ALU）
4．8．3浮點運算單元
第5章主存儲器
5．1主存儲器的組織
5．1．1主存儲器的基本結構
5．1．2主存儲器的存儲單元
5．1．3主存儲器的分類
5．1．4主存儲器的主要技術指標
5．2數據的寬度和存儲
5．2．1數據的寬度
5．2．2數據的排列順序
5．2．3數據在主存中的存放
5．3半導體隨機存儲器和只讀存儲器
5．3．1RAM的記憶單元
5．3．2動態RAM的刷新
5．3．3 RAM芯片分析
5．3．4半導體只讀存儲器
5．3．5半導體Flash存儲器
5．4主存儲器的連接和控制
5．4．1主存容量的擴展
5．4．2存儲芯片的地址分配和片選
5．4．3主存儲器和CPU的連接
5．4．4主存的校驗
5．5提高主存讀寫速度的技術
5．5．1主存與CPU速度的匹配
5．5．2主存技術的發展
第6章存儲系統設計
6．1存儲系統的組成
6．1．1存儲器分類和存儲系統定義
6．1．2存儲系統層次結構
6．1．3存儲系統的性能參數
6．2并行存儲系統
6．2．1交叉訪問存儲器
6．2．2雙端口存儲器
6．3Cache存儲系統
6．3．1程序訪問的局部性
6．3．2高速緩沖存儲器
6．3．3 Cache存儲系統基本結構
6．3．4地址映像和變換
6．3．5Cache替換算法
6．3．6Cache更新策略
6．4虛擬存儲系統
6．4．1虛擬存儲管理方式
6．4．2頁式虛擬存儲器構成
6．4．3 TLB
6．4．4CPU的一次訪存操作
第7章中央處理器
7．1中央處理器概述
7．1．1 CPU的功能
7．1．2 CPU的組成以及主要寄存器
7．1．3 CPU的主要技術參數
7．2時序系統
7．2．1基本概念
7．2．2控制方式
7．2．3指令運行的基本過程
7．3數據通路的組成和實現方法
7．3．1數據通路概述
7．3．2數據通路結構以及設計
7．3．3數據通路實例分析
7．4控制器原理與實現方法
7．4．1控制器的基本組成
7．4．2控制器的硬件實現方法
7．4．3單周期處理器控制原理
7．4．4多周期處理器控制原理
7．5微程序控制原理
7．5．1微程序控制的基本概念
7．5．2微指令編碼法
7．5．3微程序控制器的組成和工作過程
7．5．4微程序入口地址的形成
7．5．5后繼微地址的形成
7．5．6微程序設計
7．6流水線技術
7．6．1重疊與先行控制
7．6．2流水線工作原理
7．6．3流水線處理機的主要性能
7．6．4指令流水線的相關性問題
7．6．5相關性問題的解決方案
7．6．6流水線數據通路與控制器設計
第8章總線與輸入輸出系統
8．1總線設計
8．1．1總線概述
8．1．2總線定時控制
8．1．3總線仲裁
8．2外部設備
8．2．1外存儲器
8．2．2常見輸入設備
8．2．3常見輸出設備
8．3主機與外設的連接
8．3．1接口的功能和基本組成
8．3．2外設的識別與端口尋址
8．4輸入輸出信息傳送控制方式
8．4．1程序查詢方式
8．4．2程序中斷方式
8．4．3直接存儲器存取（DMA）方式
8．4．4通道控制方式
8．5中斷系統
8．5．1中斷請求和中斷判優
8．5．2中斷響應和中斷處理
8．5．3多重中斷和中斷屏蔽
8．5．4中斷全過程
8．5．5中斷和異常
8．6 DMA的實現
8．6．1 DMA接口
8．6．2 DMA的傳送方法
8．6．3 DMA的傳送過程
8．7通道處理機
8．7．1通道工作過程
8．7．2通道的類型
8．7．3通道的流量分析
第9章并行體系結構
9．1并行處理系統概述
9．1．1體系結構中的并行性
9．1．2并行處理系統的分類
9．2指令級高度并行的處理機
9．2．1超標量處理機
9．2．2超流水線處理機
9．2．3超標量超流水線處理機
9．2．4三種指令級并行處理機性能比較
9．3超長指令字處理機
9．3．1 VLIW處理機的特點
9．3．2 VLIW處理機的基本結構
9．4超線程和多核處理器
9．4．1指令級并行與線程級并行
9．4．2超線程技術
9．4．3多核處理技術
9．5向量處理機
9．5．1向量處理的基本概念
9．5．2向量流水處理機
9．5．3并行向量處理機
9．6并行處理機
9．6．1并行處理機原理
9．6．2陣列處理機的結構
9．6．3 ILLIAC Ⅳ機的互連結構
9．6．4陣列處理機的并行算法
9．6．5互連網絡基本概念
9．6．6基本的單級互連網絡
9．7多處理機與多計算機
9．7．1多處理機和多計算機的耦合度
9．7．2多處理機概念
9．7．3多處理機結構
9．7．4多處理機的Cache一致性
9．7．5多處理機的機間互連形式
9．7．6多處理機的操作系統
9．7．7大規模并行處理機
9．7．8機群系統
9．7．9高性能并行計算機系統結構比較
1．1計算機的發展與存儲程序概念
1．1．1計算機發展階段
1．1．2存儲程序概念
1．2計算機系統的基本組成
1．2．1計算機硬件
1．2．2計算機軟件
1．2．3硬件與軟件的關系
1．3計算機系統的層次結構
1．3．1計算機系統的多層次結構
1．3．2實際機器和虛擬機器
1．3．3透明性問題
1．3．4系列機和軟件兼容
1．4計算機的工作過程和主要性能指標
1．4．1計算機的工作過程
1．4．2計算機硬件的主要性能指標
1．5計算機系統的性能評價
1．5．1計算機系統設計的定量原理
1．5．2計算機系統的性能評估方法
第 2章數據的機器層次表示
2．1數值數據的表示
2．1．1計算機中的數值數據
2．1．2進位計數制及其相互轉換
2．1．3無符號數和帶符號數
2．1．4帶符號機器數的表示
2．1．5 3種機器數的比較與轉換
2．2機器數的定點表示和浮點表示
2．2．1定點表示法
2．2．2浮點表示法
2．2．3浮點數階碼的移碼表示法
2．2．4IEEE754標準浮點數
2．3非數值數據表示
2．3．1邏輯數據的表示
2．3．2字符的表示
2．3．3漢字的表示
2．4十進制數的編碼
2．5基本的數據表示和高級數據表示
2．5．1 C語言中的基本數據表示
2．5．2高級數據表示
2．5．3 引入高級數據表示的原則
2．6數據校驗碼
2．6．1奇偶檢驗碼
2．6．2漢明校驗碼
2．6．3循環冗余校驗碼
第3章指令系統
3．1指令格式
3．1．1機器指令的基本格式
3．1．2地址碼結構
3．1．3指令的操作碼
3．2尋址技術
3．2．1編址方式
3．2．2指令尋址和數據尋址
3．2．3基本的數據尋址方式
3．3堆棧與堆棧操作
3．3．1堆棧結構
3．3．2堆棧操作
3．4指令類型
3．4．1數據傳送類指令
3．4．2運算類指令
3．4．3程序控制類指令
3．4．4輸入輸出類指令
3．5指令系統的發展與改進
3．5．1指令操作碼的優化
3．5．2從復雜指令系統到精簡指令系統
3．5．3設計RISC的關鍵技術
第4章運算方法和運算器
4．1基本算術運算的實現
4．1．1基本運算部件
4．1．2進位的產生和傳遞
4．1．3并行加法器的快速進位
4．2定點數的移位運算和舍入操作
4．2．1無符號數的移位
4．2．2帶符號數的移位
4．2．3移位功能的實現
4．2．4舍入操作
4．3定點加減運算
4．3．1原碼加減運算
4．3．2補碼加減運算
4．3．3補碼的溢出判斷與檢測方法
4．3．4補碼定點加減運算的實現
4．4定點乘除運算
4．4．1原碼乘法運算
4．4．2補碼乘法運算
4．4．3原碼除法運算
4．4．4補碼除法運算
4．5規格化浮點運算
4．5．1浮點加減運算
4．5．2浮點乘除運算
4．6十進制整數的加法運算
4．6．1一位十進制加法運算
4．6．2十進制加法器
4．7邏輯運算與實現
4．8運算器的基本組成
4．8．1運算器結構
4．8．2算術邏輯單元（ALU）
4．8．3浮點運算單元
第5章主存儲器
5．1主存儲器的組織
5．1．1主存儲器的基本結構
5．1．2主存儲器的存儲單元
5．1．3主存儲器的分類
5．1．4主存儲器的主要技術指標
5．2數據的寬度和存儲
5．2．1數據的寬度
5．2．2數據的排列順序
5．2．3數據在主存中的存放
5．3半導體隨機存儲器和只讀存儲器
5．3．1RAM的記憶單元
5．3．2動態RAM的刷新
5．3．3 RAM芯片分析
5．3．4半導體只讀存儲器
5．3．5半導體Flash存儲器
5．4主存儲器的連接和控制
5．4．1主存容量的擴展
5．4．2存儲芯片的地址分配和片選
5．4．3主存儲器和CPU的連接
5．4．4主存的校驗
5．5提高主存讀寫速度的技術
5．5．1主存與CPU速度的匹配
5．5．2主存技術的發展
第6章存儲系統設計
6．1存儲系統的組成
6．1．1存儲器分類和存儲系統定義
6．1．2存儲系統層次結構
6．1．3存儲系統的性能參數
6．2并行存儲系統
6．2．1交叉訪問存儲器
6．2．2雙端口存儲器
6．3Cache存儲系統
6．3．1程序訪問的局部性
6．3．2高速緩沖存儲器
6．3．3 Cache存儲系統基本結構
6．3．4地址映像和變換
6．3．5Cache替換算法
6．3．6Cache更新策略
6．4虛擬存儲系統
6．4．1虛擬存儲管理方式
6．4．2頁式虛擬存儲器構成
6．4．3 TLB
6．4．4CPU的一次訪存操作
第7章中央處理器
7．1中央處理器概述
7．1．1 CPU的功能
7．1．2 CPU的組成以及主要寄存器
7．1．3 CPU的主要技術參數
7．2時序系統
7．2．1基本概念
7．2．2控制方式
7．2．3指令運行的基本過程
7．3數據通路的組成和實現方法
7．3．1數據通路概述
7．3．2數據通路結構以及設計
7．3．3數據通路實例分析
7．4控制器原理與實現方法
7．4．1控制器的基本組成
7．4．2控制器的硬件實現方法
7．4．3單周期處理器控制原理
7．4．4多周期處理器控制原理
7．5微程序控制原理
7．5．1微程序控制的基本概念
7．5．2微指令編碼法
7．5．3微程序控制器的組成和工作過程
7．5．4微程序入口地址的形成
7．5．5后繼微地址的形成
7．5．6微程序設計
7．6流水線技術
7．6．1重疊與先行控制
7．6．2流水線工作原理
7．6．3流水線處理機的主要性能
7．6．4指令流水線的相關性問題
7．6．5相關性問題的解決方案
7．6．6流水線數據通路與控制器設計
第8章總線與輸入輸出系統
8．1總線設計
8．1．1總線概述
8．1．2總線定時控制
8．1．3總線仲裁
8．2外部設備
8．2．1外存儲器
8．2．2常見輸入設備
8．2．3常見輸出設備
8．3主機與外設的連接
8．3．1接口的功能和基本組成
8．3．2外設的識別與端口尋址
8．4輸入輸出信息傳送控制方式
8．4．1程序查詢方式
8．4．2程序中斷方式
8．4．3直接存儲器存取（DMA）方式
8．4．4通道控制方式
8．5中斷系統
8．5．1中斷請求和中斷判優
8．5．2中斷響應和中斷處理
8．5．3多重中斷和中斷屏蔽
8．5．4中斷全過程
8．5．5中斷和異常
8．6 DMA的實現
8．6．1 DMA接口
8．6．2 DMA的傳送方法
8．6．3 DMA的傳送過程
8．7通道處理機
8．7．1通道工作過程
8．7．2通道的類型
8．7．3通道的流量分析
第9章并行體系結構
9．1并行處理系統概述
9．1．1體系結構中的并行性
9．1．2并行處理系統的分類
9．2指令級高度并行的處理機
9．2．1超標量處理機
9．2．2超流水線處理機
9．2．3超標量超流水線處理機
9．2．4三種指令級并行處理機性能比較
9．3超長指令字處理機
9．3．1 VLIW處理機的特點
9．3．2 VLIW處理機的基本結構
9．4超線程和多核處理器
9．4．1指令級并行與線程級并行
9．4．2超線程技術
9．4．3多核處理技術
9．5向量處理機
9．5．1向量處理的基本概念
9．5．2向量流水處理機
9．5．3并行向量處理機
9．6并行處理機
9．6．1并行處理機原理
9．6．2陣列處理機的結構
9．6．3 ILLIAC Ⅳ機的互連結構
9．6．4陣列處理機的并行算法
9．6．5互連網絡基本概念
9．6．6基本的單級互連網絡
9．7多處理機與多計算機
9．7．1多處理機和多計算機的耦合度
9．7．2多處理機概念
9．7．3多處理機結構
9．7．4多處理機的Cache一致性
9．7．5多處理機的機間互連形式
9．7．6多處理機的操作系統
9．7．7大規模并行處理機
9．7．8機群系統
9．7．9高性能并行計算機系統結構比較
展開全部
計算機組成與系統結構(微課版) 作者簡介
蔣本珊，北京理工大學計算機學院教授。主講“計算機組成原理”等課程30余年，多次獲得北京市和北京理工大學教學優秀成果獎，被評為北京理工大學三育人和師德先進個人；主持開發的“計算機組成與結構”獲評***精品課程（網絡教育），主持和參與多項科研項目、教改立項；出版教材20余種。《計算機組成原理》等4本書被評為北京高等教育精品教材，其中3本入選教育部普通高等教育“十一五”***規劃教材、1本入選教育部“十二五”普通高等教育本科***規劃教材。
書友推薦
- >
伊索寓言-世界文學名著典藏-全譯本
- >
史學評論
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
巴金－再思錄
- >
名家帶你讀魯迅:故事新編
- >
伯納黛特,你要去哪(2021新版)
- >
姑媽的寶刀
- >
經典常談
本類暢銷
