掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
數字系統設計綜合教程 版權信息
- ISBN：9787121411618
- 條形碼：9787121411618 ; 978-7-121-41161-8
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
數字系統設計綜合教程 內容簡介
本書是“數字系統設計”課程的配套教材。全書共6章，包括C8051F360單片機結構、C8051F360的數字I/O端口、C8051F360的模擬外設、開發工具簡介、實驗平臺概述、綜合設計實例。本書提供實驗平臺所有模塊的詳細電路原理圖、設計方案、底層控制程序、例程應用等。在每個綜合設計實例后提供拓展任務，以便學生深入理解并掌握設計方法。本書可作為高等院校電子信息類、電氣類、自動化類專業數字系統設計、電子技術綜合實驗等實踐類課程及大學生電子設計競賽賽前培訓的教材，也可作為具備模擬電子技術、數字電子技術、單片機等基礎知識的讀者學習數字系統設計的參考書。
數字系統設計綜合教程 目錄
第1章 C8051F360單片機結構
1．1 C8051F360單片機簡介
1．2 CIP-51內核
1．2．1 編程及調試支持
1．2．2 指令系統
1．3 存儲器組織
1．3．1 程序存儲器
1．3．2 內部數據存儲器
1．3．3 特殊功能寄存器及其分頁
1．3．4 片內XRAM和外部數據存儲器
1．4 振蕩器
1．4．1 可編程內部高頻振蕩器
1．4．2 可編程內部低頻振蕩器
1．4．3 外部振蕩器
1．4．4 系統時鐘選擇
1．5 鎖相環（PLL）
1．5．1 PLL輸入時鐘和預分頻
1．5．2 PLL倍頻和輸出時鐘
1．6 中斷系統
1．6．1 中斷源與中斷向量
1．6．2 中斷優先級
1．6．3 中斷響應時間
1．6．4 中斷系統相關寄存器
1．6．5 外部中斷
第2章 C8051F360的數字I/O端口
2．1 I/O端口
2．1．1 端口結構
2．1．2 優先權交叉開關譯碼器
2．1．3 通用I/O端口
2．1．4 I/O端口初始化
2．2 定時/計數器
2．2．1 信號類型
2．2．2 通用定時/計數器T0和T1
2．2．3 定時/計數器T2和T3
2．3 可編程定時/計數器陣列（PCA）
2．3．1 PCA定時/計數器
2．3．2 捕捉/比較模塊
2．3．3 邊沿觸發捕捉方式
2．3．4 軟件定時器（比較）方式
2．3．5 高速輸出方式
2．3．6 頻率輸出方式
2．3．7 8位PWM方式
2．3．8 16位PWM方式
2．3．9 PCA相關寄存器的定義
2．3．10 PCA應用舉例
2．4 SMBus總線
2．4．1 SMBus原理
2．4．2 SMBus協議
2．4．3 SMBus的使用
2．4．4 SMBus寄存器
2．5 SPI總線
2．5．1 信號說明
2．5．2 SPI工作方式
2．5．3 SPI中斷源
2．5．4 串行時鐘時序
2．5．5 SPI相關寄存器
2．5．6 小結
第3章 C8051F360的模擬外設
3．1 模擬外設的組成
3．2 10位A/D轉換器（ADC0）
3．2．1 模擬多路選擇開關
3．2．2 ADC0數據輸出格式
3．2．3 ADC0的工作方式
3．2．4 ADC0相關寄存器
3．2．5 窗口檢測器
3．2．6 應用舉例
3．2．7 例程
3．3 10位電流模式的DAC（IDA0）
3．3．1 DAC的工作過程
3．3．2 IDA0輸出更新
3．3．3 IDA0輸出字格式
3．3．4 IDA0相關寄存器
3．3．5 例程
3．4 電壓基準
第4章 開發工具簡介
4．1 單片機集成開發環境簡介
4．1．1 擴展對C8051F360的支持
4．1．2 建立工程及源代碼文件
4．1．3 編譯工程
4．1．4 仿真調試
4．2 C8051F系列單片機的圖形化配置軟件
4．3 CPLD/FPGA設計軟件Quartus II
第5章 實驗平臺概述
5．1 總體框架
5．2 MCU模塊（EZ-001）
5．2．1 接口說明
5．2．2 設計與應用
5．3 FPGA模塊（EZ-002）
5．3．1 設計與應用
5．3．2 電路設計
5．3．3 FPGA模塊與MCU模塊的連接
5．3．4 FPGA模塊與A/D、D/A模塊的連接
5．3．5 測試及Quartus II的使用
5．3．6 FPGA的配置
5．4 LCD和鍵盤模塊（EZ-003）
5．4．1 設計原理
5．4．2 HS12864簡介
5．4．3 HS12864底層程序設計
5．5 8位高速A/D模塊（EZ-004）
5．5．1 主要技術指標
5．5．2 ADS930簡介
5．5．3 電路設計
5．6 10位高速D/A模塊（EZ-005）
5．6．1 THS5651簡介
5．6．2 電路設計
5．7 數碼顯示和溫度檢測模塊（EZ-006）
5．7．1 數碼管及LED控制電路
5．7．2 DS1624簡介
5．7．3 程序設計
5．8 大容量SRAM模塊（EZ-007）
5．8．1 設計原理
5．8．2 程序設計
5．9 音頻放大濾波模塊（EZ-008）
5．10 音頻濾波功放模塊（EZ-009）
第6章 綜合設計實例
6．1 雙路DDS信號發生器設計
6．1．1 設計目標
6．1．2 基本原理
6．1．3 雙路DDS信號發生器原理框圖
6．1．4 FPGA設計
6．1．5 單片機程序設計
6．1．6 拓展任務
6．2 數字化語音存儲與回放系統設計
6．2．1 設計目標
6．2．2 基本原理
6．2．3 程序設計
6．2．4 拓展任務
6．3 高速數據采集系統設計
6．3．1 設計目標
6．3．2 基本原理
6．3．3 FPGA設計
6．3．4 單片機程序設計
6．3．5 拓展任務
6．4 設計訓練
6．4．1 簡易數字鐘設計
6．4．2 簡易數字頻率計設計
6．4．3 交流信號參數測量裝置設計
6．4．4 簡易數字存儲示波器設計
附錄A 鍵盤及LCD顯示例程
附錄B C8051F360內部A/D轉換例程
附錄C C8051F360內部D/A轉換例程
附錄D 數碼管顯示與溫度檢測例程
附錄E 大容量RAM測試例程
附錄F 雙路DDS信號發生器例程
附錄G 數字化語音存儲與回放系統例程
附錄H 高速數據采集系統例程
參考文獻
1．1 C8051F360單片機簡介
1．2 CIP-51內核
1．2．1 編程及調試支持
1．2．2 指令系統
1．3 存儲器組織
1．3．1 程序存儲器
1．3．2 內部數據存儲器
1．3．3 特殊功能寄存器及其分頁
1．3．4 片內XRAM和外部數據存儲器
1．4 振蕩器
1．4．1 可編程內部高頻振蕩器
1．4．2 可編程內部低頻振蕩器
1．4．3 外部振蕩器
1．4．4 系統時鐘選擇
1．5 鎖相環（PLL）
1．5．1 PLL輸入時鐘和預分頻
1．5．2 PLL倍頻和輸出時鐘
1．6 中斷系統
1．6．1 中斷源與中斷向量
1．6．2 中斷優先級
1．6．3 中斷響應時間
1．6．4 中斷系統相關寄存器
1．6．5 外部中斷
第2章 C8051F360的數字I/O端口
2．1 I/O端口
2．1．1 端口結構
2．1．2 優先權交叉開關譯碼器
2．1．3 通用I/O端口
2．1．4 I/O端口初始化
2．2 定時/計數器
2．2．1 信號類型
2．2．2 通用定時/計數器T0和T1
2．2．3 定時/計數器T2和T3
2．3 可編程定時/計數器陣列（PCA）
2．3．1 PCA定時/計數器
2．3．2 捕捉/比較模塊
2．3．3 邊沿觸發捕捉方式
2．3．4 軟件定時器（比較）方式
2．3．5 高速輸出方式
2．3．6 頻率輸出方式
2．3．7 8位PWM方式
2．3．8 16位PWM方式
2．3．9 PCA相關寄存器的定義
2．3．10 PCA應用舉例
2．4 SMBus總線
2．4．1 SMBus原理
2．4．2 SMBus協議
2．4．3 SMBus的使用
2．4．4 SMBus寄存器
2．5 SPI總線
2．5．1 信號說明
2．5．2 SPI工作方式
2．5．3 SPI中斷源
2．5．4 串行時鐘時序
2．5．5 SPI相關寄存器
2．5．6 小結
第3章 C8051F360的模擬外設
3．1 模擬外設的組成
3．2 10位A/D轉換器（ADC0）
3．2．1 模擬多路選擇開關
3．2．2 ADC0數據輸出格式
3．2．3 ADC0的工作方式
3．2．4 ADC0相關寄存器
3．2．5 窗口檢測器
3．2．6 應用舉例
3．2．7 例程
3．3 10位電流模式的DAC（IDA0）
3．3．1 DAC的工作過程
3．3．2 IDA0輸出更新
3．3．3 IDA0輸出字格式
3．3．4 IDA0相關寄存器
3．3．5 例程
3．4 電壓基準
第4章 開發工具簡介
4．1 單片機集成開發環境簡介
4．1．1 擴展對C8051F360的支持
4．1．2 建立工程及源代碼文件
4．1．3 編譯工程
4．1．4 仿真調試
4．2 C8051F系列單片機的圖形化配置軟件
4．3 CPLD/FPGA設計軟件Quartus II
第5章 實驗平臺概述
5．1 總體框架
5．2 MCU模塊（EZ-001）
5．2．1 接口說明
5．2．2 設計與應用
5．3 FPGA模塊（EZ-002）
5．3．1 設計與應用
5．3．2 電路設計
5．3．3 FPGA模塊與MCU模塊的連接
5．3．4 FPGA模塊與A/D、D/A模塊的連接
5．3．5 測試及Quartus II的使用
5．3．6 FPGA的配置
5．4 LCD和鍵盤模塊（EZ-003）
5．4．1 設計原理
5．4．2 HS12864簡介
5．4．3 HS12864底層程序設計
5．5 8位高速A/D模塊（EZ-004）
5．5．1 主要技術指標
5．5．2 ADS930簡介
5．5．3 電路設計
5．6 10位高速D/A模塊（EZ-005）
5．6．1 THS5651簡介
5．6．2 電路設計
5．7 數碼顯示和溫度檢測模塊（EZ-006）
5．7．1 數碼管及LED控制電路
5．7．2 DS1624簡介
5．7．3 程序設計
5．8 大容量SRAM模塊（EZ-007）
5．8．1 設計原理
5．8．2 程序設計
5．9 音頻放大濾波模塊（EZ-008）
5．10 音頻濾波功放模塊（EZ-009）
第6章 綜合設計實例
6．1 雙路DDS信號發生器設計
6．1．1 設計目標
6．1．2 基本原理
6．1．3 雙路DDS信號發生器原理框圖
6．1．4 FPGA設計
6．1．5 單片機程序設計
6．1．6 拓展任務
6．2 數字化語音存儲與回放系統設計
6．2．1 設計目標
6．2．2 基本原理
6．2．3 程序設計
6．2．4 拓展任務
6．3 高速數據采集系統設計
6．3．1 設計目標
6．3．2 基本原理
6．3．3 FPGA設計
6．3．4 單片機程序設計
6．3．5 拓展任務
6．4 設計訓練
6．4．1 簡易數字鐘設計
6．4．2 簡易數字頻率計設計
6．4．3 交流信號參數測量裝置設計
6．4．4 簡易數字存儲示波器設計
附錄A 鍵盤及LCD顯示例程
附錄B C8051F360內部A/D轉換例程
附錄C C8051F360內部D/A轉換例程
附錄D 數碼管顯示與溫度檢測例程
附錄E 大容量RAM測試例程
附錄F 雙路DDS信號發生器例程
附錄G 數字化語音存儲與回放系統例程
附錄H 高速數據采集系統例程
參考文獻
展開全部
數字系統設計綜合教程 作者簡介
傅越千，寧波工程學院電子與信息工程學院副教授，多年來一直從事數字電子系統設計的教學、科研工作，并擔任全國大學生電子設計競賽的指導老師。
書友推薦
- >
回憶愛瑪儂
- >
莉莉和章魚
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
伯納黛特,你要去哪(2021新版)
- >
山海經
- >
我從未如此眷戀人間
- >
唐代進士錄
- >
詩經-先民的歌唱
本類暢銷
