中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
高等院校信息技術規劃教材數字邏輯基礎與Verilog硬件描述語言(第2版)/王秀娟 版權信息
- ISBN：9787302546719
- 條形碼：9787302546719 ; 978-7-302-54671-9
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
高等院校信息技術規劃教材數字邏輯基礎與Verilog硬件描述語言(第2版)/王秀娟 本書特色
本書介紹了數字邏輯的基本概念和基礎知識，系統介紹邏輯電路的分析和設計方法，突出現代數字系統設計技術，結合VerilogHDL硬件描述語言對邏輯電路建模，并給出了大量電路分析和設計實例，在**版的基礎上，更加強調系統建模，注重與后續計算機原理等課程的內容銜接，加入MIPS七條指令的建模方法。全書內容分為正文和附錄兩大部分，其中正文部分第1-3章介紹了數字邏輯的理論基礎，包括數制、碼制、邏輯代數基礎以及硬件描述語言基礎等；第4章介紹了組合電路的分析方法，常用邏輯功能電路的VerilogHDL建模方法以及典型功能模塊的應用；第5-8章在分析鎖存器/觸發器工作原理和邏輯特性基礎上，介紹了同步時序電路的分析方法，分別討論了典型和一般同步時序電路的VeriloghHDL建模方法，并介紹了典型同步時序模塊的應用方法。附錄一介紹Quartus平臺的使用方法，附錄二介紹Logisim仿真平臺的使用方法。 本書適應電子、信息等學科的發展現狀，注重理論基礎學習與實際應用的關系，強調系統建模方法及對后續課程的無縫對接，定位準確，取材恰當，語言流暢，可讀性強。
高等院校信息技術規劃教材數字邏輯基礎與Verilog硬件描述語言(第2版)/王秀娟 內容簡介
全書內容分為正文和附錄兩大部分，其中正文部分-3章介紹了數字邏輯的理論基礎，包括數制、碼制、邏輯代數基礎以及硬件描述語言基礎等；第4章介紹了組合電路的分析方法，常用邏輯功能電路的VerilogHDL建模方法以及典型功能模塊的應用；第5-8章在分析鎖存器/觸發器工作原理和邏輯特性基礎上，介紹了同步時序電路的分析方法，分別討論了典型和一般同步時序電路的VeriloghHDL建模方法，并介紹了典型同步時序模塊的應用方法
高等院校信息技術規劃教材數字邏輯基礎與Verilog硬件描述語言(第2版)/王秀娟 目錄
目錄Contents第1章信息表示1
1.1數制1
1.1.1基本概念1
1.1.2常用數制的表示2
1.2不同數制間的轉換4
1.2.1其他進制數轉換為十進制數4
1.2.2十進制數轉換為其他進制數4
1.2.3二、八、十六進制數之間的轉換6
1.3帶符號二進制數的表示8
1.3.1真值與機器數8
1.3.2定點數與浮點數8
1.3.3原碼9
1.3.4反碼11
1.3.5補碼12
1.3.6真值、原碼、反碼、補碼之間的關系15
1.4編碼17
1.4.1數值數據編碼17
1.4.2非數值數據編碼23
本章小結25
思考題 125
習題126
第2章邏輯代數基礎28
2.1概述28
2.2邏輯代數中的基本概念30
2.3邏輯代數的基本運算33
2.3.1與運算33
2.3.2或運算34
2.3.3非運算35
2.4邏輯代數的基本定理及規則37
2.4.1邏輯代數的基本公理37
2.4.2邏輯代數的基本定理38
2.4.3邏輯代數的3個基本規則39
2.5邏輯函數的性質42
2.5.1復合邏輯43
2.5.2邏輯函數的基本表達式47
2.5.3邏輯函數的標準表達式48
2.6邏輯函數的化簡55
2.6.1邏輯函數的代數化簡法56
2.6.2邏輯函數的卡諾圖化簡法58
2.6.3具有無關項的邏輯函數及其化簡69
本章小結71
思考題 273
習題273
◆數字邏輯基礎與Verilog硬件描述語言(第2版)目錄第3章硬件描述語言基礎77
3.1概述77
3.1.1發展歷程77
3.1.2Verilog HDL的特點78
3.1.3Verilog HDL模塊化設計理念79
3.2Verilog HDL基礎知識79
3.2.1Verilog HDL模塊結構79
3.2.2Verilog HDL中的詞法表示84
3.2.3Verilog HDL的數據類型85
3.2.4Verilog HDL的運算符88
3.3Verilog HDL模塊的3種建模方式93
3.3.1Verilog HDL模塊的結構描述方式94
3.3.2Verilog HDL模塊的數據流描述方式98
3.3.3Verilog HDL模塊的行為描述方式100
本章小結110
思考題 3110
習題3111
第4章組合電路的邏輯分析與設計113
4.1概述113
4.2組合電路的邏輯分析117
4.3組合電路的設計121
4.4典型組合邏輯電路125
4.4.1編碼器125
4.4.2譯碼器130
4.4.3數據分配器140
4.4.4數據選擇器142
4.4.5三態緩沖器148
4.4.6數值比較電路150
4.4.7加法器153
4.4.8奇偶校驗電路156
4.5組合電路中的競爭與險象158
4.5.1競爭與險象159
4.5.2險象的分類160
4.5.3邏輯險象的判斷162
4.5.4邏輯險象的消除163
本章小結164
思考題 4165
習題4165
第5章鎖存器與觸發器170
5.1概述170
5.2鎖存器171
5.2.1基本RS鎖存器171
5.2.2帶控制端的RS鎖存器173
5.2.3D鎖存器174
5.2.4JK鎖存器175
5.3觸發器177
5.3.1正邊沿D觸發器177
5.3.2負邊沿JK觸發器178
5.3.3T觸發器和T ′觸發器179
5.3.4帶有復位/置位功能的觸發器179
5.4鎖存器和觸發器的區別180
5.5觸發器的Verilog HDL模型181
5.5.1D觸發器的Verilog HDL模型181
5.5.2J\|K觸發器的Verilog HDL模型182
5.6不同類型觸發器之間的轉換185
本章小結186
思考題 5186
習題5187
第6章時序電路概要和同步時序電路分析189
6.1概述189
6.1.1時序電路的基本結構190
6.1.2時序電路的邏輯函數表達式190
6.1.3時序電路的分類191
6.1.4時序電路的描述方法191
6.2同步時序電路的分析方法與步驟194
6.3同步時序電路分析舉例195
6.4同步時序電路中的“掛起”現象200
本章小結202
思考題 6202
習題6203
第7章典型同步時序電路的設計與應用205
7.1概述205
7.2計數器206
7.2.1基于觸發器的二進制同步計數器設計206
7.2.2同步二進制計數器的Verilog HDL描述209
7.2.3多種編碼十進制計數器的Verilog HDL參數化設計模型212
7.2.4多功能4位二進制加法計數器模塊及應用電路分析216
7.2.5任意模數加1計數器的Verilog HDL參數化設計模型 223
7.3寄存器及其Verilog HDL模型225
7.4移位寄存器227
7.4.1串行輸入\|串行輸出結構的移位寄存器227
7.4.2串行輸入\|并行輸出結構的移位寄存器228
7.4.3并行輸入\|串行輸出結構的移位寄存器229
7.4.4多功能移位寄存器230
7.5移位寄存器型計數器233
7.5.1環形計數器233
7.5.2扭環形計數器238
7.5.3*大長度移位型計數器241
7.6節拍分配器241
7.7序列信號發生器243
本章小結245
思考題 7245
習題7246
第8章一般同步時序電路的設計249
8.1概述249
8.2原始狀態圖（表）的建立250
8.3狀態化簡253
8.4狀態分配258
8.5一般同步時序電路設計舉例259
8.6Verilog HDL綜合設計舉例264
本章小結277
思考題 8278
習題8279
附錄1基于Quartus環境和Verilog HDL的電路設計與仿真實例281
附錄2Logisim仿真平臺操作簡介296
參考文獻303
展開全部
高等院校信息技術規劃教材數字邏輯基礎與Verilog硬件描述語言(第2版)/王秀娟 作者簡介
王秀娟，女，2000年畢業于山東大學電子工程系，獲電子科學與技術專業學士學位；2003年畢業于山東大學信息科學與工程學院，獲通信與信息系統碩士學位；2006年畢業于北京郵電大學電子工程系，獲信號與信息處理專業博士學位，同年起在北京工業大學計算機學院任教，先后講授數字邏輯、數字系統設計等課程，積累了豐富的教學經驗，先后承擔了多項教育教學項目，參與數字邏輯的教學視頻錄制，承擔的數字邏輯課程2009年榮獲北京工業大學精品課程，憑借“計數器”課件榮獲第十五屆全國多媒體課件大賽優秀獎。
書友推薦
- >
名家帶你讀魯迅:故事新編
- >
上帝之肋:男人的真實旅程
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
唐代進士錄
- >
羅庸西南聯大授課錄
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
我與地壇
本類暢銷
