-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
數字調制解調技術的MATLAB與FPGA實現:Altera/Verilog版 版權信息
- ISBN:9787121386435
- 條形碼:9787121386435 ; 978-7-121-38643-5
- 裝幀:平裝-膠訂
- 冊數:暫無
- 重量:暫無
- 所屬分類:>>
數字調制解調技術的MATLAB與FPGA實現:Altera/Verilog版 本書特色
本書以Altera公司的FPGA為開發平臺,以MATLAB及Verilog HDL為開發工具,詳細闡述數字調制解調技術的FPGA實現原理、結構、方法和仿真測試過程,并通過大量工程實例分析FPGA實現過程中的具體技術細節。主要內容包括FPGA實現數字信號處理基礎、ASK調制解調、PSK調制解調、FSK調制解調、QAM調制解調以及擴頻通信等。本書思路清晰、語言流暢、分析透徹,在簡明闡述設計原理的基礎上,追求對工程實踐的指導性,力求使讀者在較短的時間內掌握數字調制解調技術的FPGA設計的知識和技能。作者精心設計了與本書配套的FPGA開發板,詳細講解了工程實例的板載測試步驟及方法,形成了從理論到實踐的完整學習過程,可以有效加深讀者對調制解調技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼,讀者可登錄華信教育資源網(www.hxedu.com.cn)免費注冊后下載。
數字調制解調技術的MATLAB與FPGA實現:Altera/Verilog版 內容簡介
本書以Altera公司的FPGA為開發平臺,以MATLAB及Verilog HDL為開發工具,詳細闡述數字調制解調技術的FPGA實現原理、結構、方法和仿真測試過程,并通過大量工程實例分析FPGA實現過程中的具體技術細節。主要內容包括FPGA實現數字信號處理基礎、ASK調制解調、PSK調制解調、FSK調制解調、QAM調制解調以及擴頻通信等。本書思路清晰、語言流暢、分析透徹,在簡明闡述設計原理的基礎上,追求對工程實踐的指導性,力求使讀者在較短的時間內掌握數字調制解調技術的FPGA設計的知識和技能。作者精心設計了與本書配套的FPGA開發板,詳細講解了工程實例的板載測試步驟及方法,形成了從理論到實踐的完整學習過程,可以有效加深讀者對調制解調技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼,讀者可登錄華信教育資源網(www.hxedu.com.cn)免費注冊后下載。
數字調制解調技術的MATLAB與FPGA實現:Altera/Verilog版 目錄
1.1 數字通信系統概述 (1)
1.1.1 數字通信的一般處理流程 (1)
1.1.2 本書討論的通信系統模型 (3)
1.1.3 數字通信的特點及優勢 (4)
1.1.4 數字通信的發展概述 (6)
1.2 數字通信中的幾個基本概念 (7)
1.2.1 與頻譜相關的概念 (7)
1.2.2 帶寬的定義 (10)
1.2.3 采樣與頻譜搬移 (13)
1.2.4 噪聲與信噪比 (17)
1.3 FPGA的基礎知識 (18)
1.3.1 從晶體管到FPGA (18)
1.3.2 FPGA的發展趨勢 (21)
1.3.3 FPGA的組成結構 (22)
1.3.4 FPGA的工作原理 (27)
1.4 FPGA與其他處理平臺的比較 (29)
1.4.1 ASIC、DSP及ARM的特點 (29)
1.4.2 FPGA的特點及優勢 (30)
1.5 Altera公司FPGA簡介 (31)
1.6 FPGA開發板CRD500 (33)
1.6.1 CRD500簡介 (33)
1.6.2 CRD500典型應用 (35)
1.7 小結 (36)
參考文獻 (36)
第2章 設計語言及環境介紹 (38)
2.1 HDL簡介 (38)
2.1.1 HDL的特點及優勢 (38)
2.1.2 選擇VHDL還是Verilog HDL (39)
2.2 Verilog HDL基礎 (40)
2.2.1 Verilog HDL的特點 (40)
2.2.2 Verilog HDL程序結構 (41)
2.3 FPGA開發工具及設計流程 (43)
2.3.1 Quartus II開發軟件 (43)
2.3.2 ModelSim仿真軟件 (46)
2.3.3 FPGA設計流程 (48)
2.4 MATLAB軟件 (50)
2.4.1 MATLAB簡介、工作界面和優勢 (50)
2.4.2 MATLAB中常用的信號處理函數 (53)
2.5 MATLAB與Quartus II的數據交換 (60)
2.6 小結 (60)
參考文獻 (61)
第3章 FPGA實現數字信號處理基礎 (62)
3.1 FPGA中數的表示 (62)
3.1.1 萊布尼茲與二進制 (62)
3.1.2 定點數表示 (63)
3.1.3 浮點數表示 (64)
3.2 FPGA中數的運算 (67)
3.2.1 加、減法運算 (67)
3.2.2 乘法運算 (70)
3.2.3 除法運算 (71)
3.2.4 有效數據位的計算 (71)
3.3 有限字長效應 (74)
3.3.1 有限字長效應的產生原因 (74)
3.3.2 A/D轉換的有限字長效應 (75)
3.3.3 系統運算中的有限字長效應 (76)
3.4 FPGA中的常用處理模塊 (78)
3.4.1 加法器模塊 (78)
3.4.2 乘法器模塊 (80)
3.4.3 除法器模塊 (82)
3.4.4 浮點數運算模塊 (83)
3.5 小結 (84)
參考文獻 (85)
第4章 濾波器的MATLAB與FPGA實現 (86)
4.1 濾波器概述 (86)
4.1.1 濾波器的分類 (86)
4.1.2 濾波器的特征參數 (88)
4.2 FIR濾波器與IIR濾波器的原理 (89)
4.2.1 FIR濾波器原理 (89)
4.2.2 IIR濾波器原理 (90)
4.2.3 IIR濾波器與FIR濾波器的比較 (90)
4.3 FIR濾波器的MATLAB設計 (91)
4.3.1 利用fir1函數設計FIR濾波器 (91)
4.3.2 利用kaiserord函數設計FIR濾波器 (94)
4.3.3 利用fir2函數設計FIR濾波器 (94)
4.3.4 利用firpm函數設計FIR濾波器 (96)
4.4 IIR濾波器的MATLAB設計 (98)
4.4.1 利用butter函數設計IIR濾波器 (98)
4.4.2 利用cheby1函數設計IIR濾波器 (99)
4.4.3 利用cheby2函數設計IIR濾波器 (100)
4.4.4 利用ellip函數設計IIR濾波器 (100)
4.4.5 利用yulewalk函數設計IIR濾波器 (101)
4.4.6 幾種濾波器設計函數的比較 (101)
4.5 FIR濾波器的FPGA實現 (103)
4.5.1 FIR濾波器的實現結構 (103)
4.5.2 采用IP核實現FIR濾波器 (107)
4.5.3 MATLAB仿真測試數據 (112)
4.5.4 仿真測試Verilog HDL的設計 (114)
4.5.5 FPGA實現后的仿真測試 (116)
4.6 IIR濾波器的FPGA實現 (118)
4.6.1 IIR濾波器的結構形式 (118)
4.6.2 級聯型結構IIR濾波器的系數量化 (120)
4.6.3 級聯型結構IIR濾波器的FPGA實現 (124)
4.6.4 FPGA實現后的仿真測試 (127)
4.7 IIR濾波器的板載測試 (128)
4.7.1 硬件接口電路 (128)
4.7.2 板載測試程序 (129)
4.7.3 板載測試驗證 (131)
4.8 小結 (132)
參考文獻 (132)
第5章 ASK調制解調技術的FPGA實現 (134)
5.1 ASK調制解調原理 (134)
5.1.1 ASK信號的產生 (134)
5.1.2 ASK信號的解調 (136)
5.1.3 ASK解調的性能 (137)
5.1.4 多進制振幅調制 (138)
5.2 ASK信號的MATLAB仿真 (138)
5.3 ASK信號的FPGA實現 (141)
5.3.1 FPGA實現模型及參數說明 (141)
5.3.2 ASK信號的Verilog HDL設計 (143)
5.3.3 FPGA實現ASK信號后的仿真測試 (144)
5.4 非相干解調法的MATLAB仿真 (146)
5.5 非相干解調法的FPGA實現 (148)
5.5.1 非相干解調法的FPGA實現模型及參數說明 (148)
5.5.2 非相干解調法的Verilog HDL設計 (148)
5.5.3 FPGA實現非相干解調法后的仿真測試 (150)
5.6 符號判決門限的FPGA實現 (151)
5.6.1 確定ASK解調信號的判決門限 (152)
5.6.2 判決門限模塊的Verilog HDL實現 (152)
5.6.3 FPGA實現判決門限模塊后的仿真測試 (154)
5.7 位同步技術的FPGA實現 (154)
5.7.1 位同步技術的工作原理 (154)
5.7.2 位同步模塊的Verilog HDL實現 (157)
5.7.3 雙相時鐘信號的Verilog HDL實現 (159)
5.7.4 微分鑒相模塊的Verilog HDL實現 (160)
5.7.5 單穩態觸發器的Verilog HDL實現 (162)
5.7.6 控制分頻模塊的Verilog HDL實現 (164)
5.7.7 FPGA實現及仿真測試 (165)
5.8 ASK信號解調系統的FPGA實現及仿真 (166)
5.8.1 解調系統的Verilog HDL實現 (166)
5.8.2 完整系統的仿真測試 (168)
5.9 ASK調制解調系統的板載測試 (171)
5.9.1 硬件接口電路 (171)
5.9.2 板載測試程序 (171)
5.9.3 板載測試驗證 (174)
5.10 小結 (175)
參考文獻 (176)
第6章 FSK調制解調技術的FPGA實現 (177)
6.1 FSK調制解調原理 (177)
6.1.1 2FSK信號的時域表示 (177)
6.1.2 相關系數與頻譜特性 (178)
6.1.3 非相干解調法的原理 (180)
6.1.4 相干解調法原理 (182)
6.1.5 解調方法的應用條件分析 (183)
6.2 2FSK信號的MATLAB仿真 (184)
6.2.1 不同調制指數的2FSK信號仿真 (184)
6.2.2 2FSK信號非相干解調的仿真 (185)
6.2.3 2FSK信號相干解調的仿真 (191)
6.3 FSK信號的FPGA實現 (194)
6.3.1 FSK信號的產生方法 (194)
6.3.2 2FSK信號的Verilog HDL實現 (195)
6.3.3 FPGA實現后的仿真測試 (196)
6.4 2FSK信號解調的FPGA實現 (197)
6.4.1 解調模型及參數設計 (197)
6.4.2 2FSK信號解調系統的Verilog HDL實現 (198)
6.4.3 FPGA實現后的仿真測試 (203)
6.5 MSK信號的產生原理 (205)
6.5.1 MSK信號的時域特征 (205)
6.5.2 MSK信號的頻譜特性 (206)
6.5.3 MSK信號的產生方法 (207)
6.6 MSK信號的FPGA實現 (209)
6.6.1 實例參數及模型設計 (209)
6.6.2 MSK信號的Verilog HDL實現及仿真 (210)
6.7 MSK信號的解調原理 (211)
6.7.1 延遲差分解調法 (211)
6.7.2 平方環相干解調法 (212)
6.8 MSK信號解調的MATLAB仿真 (214)
6.8.1 仿真模型及參數說明 (214)
6.8.2 MSK信號的平方環相干解調的MATLAB仿真 (214)
6.9 平方環的FPGA實現 (217)
6.9.1 鎖相環的工作原理 (217)
6.9.2 平方環的工作原理 (220)
6.9.3 平方環性能參數設計 (221)
6.9.4 平方環的Verilog HDL設計 (223)
6.9.5 FPGA實現后的仿真測試 (227)
6.10 MSK信號解調的FPGA實現 (228)
6.10.1 MSK信號解調環路參數設計 (228)
6.10.2 頂層模塊的Verilog HDL設計 (230)
6.10.3 脈沖成形及解調模塊的Verilog HDL設計 (234)
6.10.4 MSK信號解調環路FPGA實現后的仿真測試 (236)
6.11 2FSK調制解調的板載測試 (237)
6.11.1 硬件接口電路 (237)
6.11.2 板載測試程序 (238)
6.11.3 板載測試驗證 (239)
6.12 小結 (240)
參考文獻 (241)
第7章 PSK調制解調技術的FPGA實現 (243)
7.1 DPSK調制解調原理 (243)
7.1.1 DPSK信號的調制原理 (243)
7.1.2 采用Costas環解調DPSK信號 (245)
7.1.3 DPSK調制解調的MATLAB仿真 (246)
7.2 DPSK信號解調的FPGA實現 (249)
7.2.1 Costas環的參數設計 (249)
7.2.2 Costas環的Verilog HDL設計 (251)
7.2.3 FPGA實現后的仿真測試 (254)
7.3 DQPSK調制解調原理 (254)
7.3.1 QPSK調制原理 (254)
7.3.2 雙比特碼元的差分編/解碼原理 (256)
7.3.3 DQPSK信號的解調原理 (257)
7.3.4 DQPSK調制解調的MATLAB仿真 (260)
7.4 DQPSK信號的FPGA實現 (264)
7.4.1 差分編/解碼的Verilog HDL設計 (264)
7.4.2 DQPSK信號的Verilog HDL設計 (267)
7.5 DQPSK信號解調的FPGA實現 (272)
7.5.1 極性Costas環的Verilog HDL設計 (272)
7.5.2 FPGA實現后的仿真測試 (276)
7.5.3 跟蹤策略和解調性能 (277)
7.5.4 DQPSK信號解調系統的設計 (279)
7.5.5 DQPSK信號解調系統的仿真測試 (282)
7.6 ?/4 QPSK調制解調原理 (283)
7.6.1 ?/4 QPSK7
數字調制解調技術的MATLAB與FPGA實現:Altera/Verilog版 作者簡介
杜勇,四川省廣安市人,高級工程師。1999年于湖南大學獲電子工程專業學士學位,2005年于國防科技大學獲信息與通信工程專業碩士學位。主要從事數字信號處理、無線通信以及FPGA應用技術研究。發表學術論文十余篇,出版《數字濾波器的MATLAB與FPGA實現(第2版)》、《數字通信同步技術的MATLAB與FPGA實現》、《數字調制解調技術的MATLAB與FPGA實現》等多部著作。
- >
月亮虎
- >
名家帶你讀魯迅:故事新編
- >
龍榆生:詞曲概論/大家小書
- >
姑媽的寶刀
- >
羅曼·羅蘭讀書隨筆-精裝
- >
企鵝口袋書系列·偉大的思想20:論自然選擇(英漢雙語)
- >
名家帶你讀魯迅:朝花夕拾
- >
煙與鏡