中圖網(wǎng)小程序
一鍵登錄
更方便
>
>>
CPLD/FPGA設(shè)計(jì)與應(yīng)用基礎(chǔ)教程——從Verilog HDL到SystemVerilog
包郵 CPLD/FPGA設(shè)計(jì)與應(yīng)用基礎(chǔ)教程——從Verilog HDL到SystemVerilog
作者：郭利文，鄧月明編著
開本：
24cm
頁(yè)數(shù)：
403頁(yè)
本類五星書更多>
-
>
全國(guó)計(jì)算機(jī)等級(jí)考試最新真考題庫(kù)模擬考場(chǎng)及詳解·二級(jí)MSOffice高級(jí)應(yīng)用
-
>
決戰(zhàn)行測(cè)5000題(言語理解與表達(dá))
-
>
軟件性能測(cè)試.分析與調(diào)優(yōu)實(shí)踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強(qiáng)教科書(完全版)(全彩印刷)
-
>
深度學(xué)習(xí)
中圖價(jià):¥31.0
加入購(gòu)物車
CPLD/FPGA設(shè)計(jì)與應(yīng)用基礎(chǔ)教程——從Verilog HDL到SystemVerilog 版權(quán)信息
- ISBN：9787512429918
- 條形碼：9787512429918 ; 978-7-5124-2991-8
- 裝幀：一般膠版紙
- 冊(cè)數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
CPLD/FPGA設(shè)計(jì)與應(yīng)用基礎(chǔ)教程——從Verilog HDL到SystemVerilog 內(nèi)容簡(jiǎn)介
本書結(jié)合作者*近兩年進(jìn)行CPLD/FPGA中大型實(shí)際產(chǎn)品的開發(fā)經(jīng)驗(yàn)和體會(huì), 采用*新的CPLD/FPGA的硬件體系結(jié)構(gòu)和*為流行的軟件設(shè)計(jì)理念, 將所需的從基礎(chǔ)知識(shí)、編程技巧、開發(fā)調(diào)試、驗(yàn)證測(cè)試及*終的系統(tǒng)設(shè)計(jì)整套技術(shù)流程都進(jìn)行了梳理, 使得一個(gè)具有數(shù)字電路和模擬電路基礎(chǔ)的本科生/研究生或者工程技術(shù)人員, 通過學(xué)習(xí)本教程后, 能從事CPLD/FPGA產(chǎn)品的系統(tǒng)級(jí)開發(fā)和設(shè)計(jì)。
CPLD/FPGA設(shè)計(jì)與應(yīng)用基礎(chǔ)教程——從Verilog HDL到SystemVerilog 目錄
第1章 概述
1．1 CPLD/FPGA發(fā)展演變
1．2 乘積項(xiàng)結(jié)構(gòu)的基本原理
1．3 查找表結(jié)構(gòu)的基本原理
1．4 Virtex UltraScale+系列FPGA簡(jiǎn)介
1．5 CPLD/FPGA設(shè)計(jì)與驗(yàn)證流程
1．5．1 系統(tǒng)級(jí)功能定義與模塊劃分
1．5．2 寄存器傳輸級(jí)與門級(jí)描述
1．5．3 系統(tǒng)綜合編譯
1．．5．4 布局規(guī)劃與布線
1．5．5 仿真
1．5．6 程序設(shè)計(jì)下載配置
1．5．7 測(cè)試與驗(yàn)證
1．6 CPLD/FPGA開發(fā)平臺(tái)簡(jiǎn)介
1．7 硬件描述語言的介紹
1．8 硬件語言與軟件語言的區(qū)別
本章小結(jié)
思考與練習(xí)
第2章 Verilog HDL入門指南
2．1 模塊
2．2 模塊端口及聲明
2．3 注釋
2．4 數(shù)據(jù)流描述
2．4．1 連續(xù)賦值語句
2．4．2 時(shí)延
2．5 行為級(jí)描述
2．5．1 initial語句
2．5．2 always語句
2．5．3 時(shí)序控制
2．6 結(jié)構(gòu)化描述
2．6．1 門級(jí)建模及描述
2．6．2 用戶定義原語（UDP）
2．6．3 模塊例化
2．7 混合描述
本章小結(jié)
思考與練習(xí)
第3章 Verilog HDL語法要素
3．1 標(biāo)識(shí)符
3．2 數(shù)值集合
3．2．1 數(shù)字
3．2．2 字符串
3．2．3 參數(shù)
3．3 數(shù)據(jù)類型
3．3．1 線網(wǎng)類型
3．3．2 變量類型
3．4 數(shù)組
3．5 內(nèi)建門級(jí)原語
3．6 操作數(shù)
3．6．1 常數(shù)、參數(shù)、線網(wǎng)與變量
3．6．2 位選擇及部分位選
3．6．3 存儲(chǔ)單元
3．6．4 功能調(diào)用
3．7 操作符
3．7．1 算術(shù)操作符
3．7．2 關(guān)系操作符
3．7．3 相等操作符
3．7．4 邏輯操作符
3．7．5 按位操作符
3．7．6 縮減操作符
……
第4章 Verilog HDL語法進(jìn)階描述
第5章 任務(wù)及函數(shù)
第6章 SystemVerilog基礎(chǔ)語法
第7章 有限狀態(tài)機(jī)設(shè)計(jì)
第8章 同步數(shù)字電路與時(shí)序分析
第9章 硬件線程與接口
第10章 SystemVerilog仿真基礎(chǔ)
第11章 斷言與功能覆蓋
參考文獻(xiàn)
展開全部
書友推薦
- >
推拿
- >
龍榆生：詞曲概論/大家小書
- >
朝聞道
- >
伯納黛特,你要去哪(2021新版)
- >
名家?guī)阕x魯迅:朝花夕拾
- >
史學(xué)評(píng)論
- >
山海經(jīng)
- >
羅曼·羅蘭讀書隨筆-精裝
本類暢銷
