中圖網(wǎng)小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進(jìn)數(shù)學(xué)世界――探秘歷史名題
-
>
中醫(yī)基礎(chǔ)理論
-
>
當(dāng)代中國(guó)政府與政治(新編21世紀(jì)公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國(guó)特色社會(huì)主義理論體系概論(2021年版)
-
>
中醫(yī)內(nèi)科學(xué)·全國(guó)中醫(yī)藥行業(yè)高等教育“十四五”規(guī)劃教材
中圖價(jià):¥18.1
加入購(gòu)物車
數(shù)字電路與邏輯設(shè)計(jì)/陳超原 版權(quán)信息
- ISBN：9787568051781
- 條形碼：9787568051781 ; 978-7-5680-5178-1
- 裝幀：一般膠版紙
- 冊(cè)數(shù)：暫無(wú)
- 重量：暫無(wú)
- 所屬分類：>>
數(shù)字電路與邏輯設(shè)計(jì)/陳超原 本書特色
本書共8章和4個(gè)附錄，分別為數(shù)字電路理論基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、存儲(chǔ)器和可編程邏輯器件、脈沖波形的產(chǎn)生與整形電路、數(shù)/模及模/數(shù)轉(zhuǎn)換技術(shù)、EDA技術(shù)、Quartus Prime 17.1.0軟件使用簡(jiǎn)介、Verilog HDL設(shè)計(jì)初步和部分習(xí)題參考答案等。 數(shù)字電路與邏輯設(shè)計(jì)是高等院校電子信息類各專業(yè)的一門重要的專業(yè)基礎(chǔ)課。本書的特點(diǎn)是遵循“深入淺出、保證基礎(chǔ)、精選內(nèi)容、加強(qiáng)概念、聯(lián)系實(shí)際”的原則，將數(shù)字電路與邏輯設(shè)計(jì)的理論與實(shí)際相結(jié)合，在論述重要概念與分析、設(shè)計(jì)方法后，通過(guò)大量的應(yīng)用實(shí)例，讓學(xué)生既能夠掌握理論知識(shí)，又能夠解決實(shí)際問(wèn)題，以此幫助學(xué)生理解和鞏固所學(xué)理論及知識(shí)。本書可以作為高等院校電子信息類各專業(yè)的教材，也可以作為相關(guān)專業(yè)工程技術(shù)人員的參考書。
數(shù)字電路與邏輯設(shè)計(jì)/陳超原 內(nèi)容簡(jiǎn)介
本書共8章和4個(gè)附錄，分別為數(shù)字電路理論基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、存儲(chǔ)器和可編程邏輯器件、脈沖波形的產(chǎn)生與整形電路、數(shù)/模及模/數(shù)轉(zhuǎn)換技術(shù)、EDA技術(shù)、Quartus Prime 17.1.0軟件使用簡(jiǎn)介、Verilog HDL設(shè)計(jì)初步和部分習(xí)題參考答案等。 數(shù)字電路與邏輯設(shè)計(jì)是高等院校電子信息類各專業(yè)的一門重要的專業(yè)基礎(chǔ)課。本書的特點(diǎn)是遵循“深入淺出、保證基礎(chǔ)、精選內(nèi)容、加強(qiáng)概念、聯(lián)系實(shí)際”的原則，將數(shù)字電路與邏輯設(shè)計(jì)的理論與實(shí)際相結(jié)合，在論述重要概念與分析、設(shè)計(jì)方法后，通過(guò)大量的應(yīng)用實(shí)例，讓學(xué)生既能夠掌握理論知識(shí)，又能夠解決實(shí)際問(wèn)題，以此幫助學(xué)生理解和鞏固所學(xué)理論及知識(shí)。本書可以作為高等院校電子信息類各專業(yè)的教材，也可以作為相關(guān)專業(yè)工程技術(shù)人員的參考書。
數(shù)字電路與邏輯設(shè)計(jì)/陳超原 目錄
第1章數(shù)字電路理論基礎(chǔ)(1)
1.1數(shù)制與編碼(1)
1.1.1十進(jìn)制數(shù)(1)
1.1.2二進(jìn)制數(shù)(1)
1.1.3十六進(jìn)制數(shù)(3)
1.1.4數(shù)制轉(zhuǎn)換(4)
1.1.5有符號(hào)數(shù)的表示方法(6)
1.1.6十進(jìn)制數(shù)的二進(jìn)制編碼(8)
1.1.7格雷碼(9)
1.2二進(jìn)制邏輯變量的電壓表示(10)
1.2.1用電壓表示二進(jìn)制邏輯變量(10)
1.2.2正邏輯與負(fù)邏輯(10)
1.3基本邏輯運(yùn)算和基本邏輯門(11)
1.3.1邏輯變量和邏輯函數(shù)(11)
1.3.2與運(yùn)算及與門(11)
1.3.3或運(yùn)算及或門(12)
1.3.4非運(yùn)算及非門(13)
1.3.5復(fù)合邏輯及復(fù)合邏輯門(13)
1.3.6邏輯門符號(hào)(16)
1.4邏輯代數(shù)的基本定律及規(guī)則(17)
1.4.1邏輯代數(shù)的基本定律(17)
1.4.2邏輯代數(shù)的基本規(guī)則(17)
1.5邏輯函數(shù)的化簡(jiǎn)(19)
1.5.1邏輯函數(shù)的表示形式(19)
1.5.2邏輯函數(shù)的化簡(jiǎn)方法(22)
本章小結(jié)(26)
思考題(26)
習(xí)題(27)
第2章邏輯門電路(28)
2.1半導(dǎo)體二極管門電路(28)
2.1.1二極管的開關(guān)特性(28)
2.1.2二極管門電路(29)
2.2半導(dǎo)體三極管門電路(31)
2.2.1三極管的開關(guān)特性(31)
2.2.2三極管反相器(33)
2.3TTL集成門電路(34)
2.3.1TTL邏輯門(35)
2.3.2CMOS邏輯門(44)
2.3.3集成邏輯門的使用知識(shí)(50)
本章小結(jié)(53)
思考題(54)
習(xí)題(54)
第3章組合邏輯電路(56)
3.1組合邏輯電路概述(56)
3.1.1組合邏輯電路的特點(diǎn)(56)
3.1.2組合邏輯電路的邏輯功能概述(56)
3.1.3組合邏輯電路的類型、研究方法和任務(wù)(57)
3.2組合邏輯電路的分析(57)
3.2.1組合邏輯電路的分析步驟(57)
3.2.2組合邏輯電路的分析舉例(57)
3.3組合邏輯電路的設(shè)計(jì)(59)
3.3.1組合邏輯電路的設(shè)計(jì)步驟(60)
3.3.2組合邏輯電路的設(shè)計(jì)舉例(60)
3.4常用MSI組合邏輯電路及其應(yīng)用(67)
3.4.1編碼器(67)
3.4.2譯碼器(74)
3.4.3數(shù)據(jù)選擇器(86)
3.4.4數(shù)值比較器(92)
3.4.5加法器(94)
3.4.6奇偶產(chǎn)生器/校驗(yàn)器(100)
3.5組合邏輯電路綜合應(yīng)用(102)
3.5.1簡(jiǎn)單投票系統(tǒng)(102)
3.5.2動(dòng)態(tài)掃描顯示電路(103)
3.5.3點(diǎn)陣顯示控制電路(105)
3.5.4簡(jiǎn)單數(shù)據(jù)傳輸系統(tǒng)與檢錯(cuò)電路(106)
3.6組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象(107)
3.6.1競(jìng)爭(zhēng)與冒險(xiǎn)的概念及其產(chǎn)生的原因(107)
3.6.2消除競(jìng)爭(zhēng)與冒險(xiǎn)的方法(109)
本章小結(jié)(111)
思考題(111)
習(xí)題(112)
第4章觸發(fā)器(115)
4.1基本觸發(fā)器(115)
4.2同步觸發(fā)器(117)
4.2.1同步RS觸發(fā)器(117)
4.2.2同步JK觸發(fā)器(119)
4.2.3同步D觸發(fā)器(120)
4.2.4同步T觸發(fā)器(121)
4.3邊沿觸發(fā)器(122)
4.3.1主從JK觸發(fā)器(122)
4.3.2主從D觸發(fā)器(123)
4.3.3維持阻塞D觸發(fā)器(124)
4.4不同觸發(fā)器之間邏輯功能的轉(zhuǎn)換(126)
4.4.1D觸發(fā)器構(gòu)成JK觸發(fā)器(126)
4.4.2JK觸發(fā)器構(gòu)成D觸發(fā)器(127)
4.4.3D觸發(fā)器構(gòu)成T觸發(fā)器(127)
本章小結(jié)(128)
思考題(128)
習(xí)題(128)
第5章時(shí)序邏輯電路(132)
5.1時(shí)序邏輯電路的基本概念(132)
5.1.1時(shí)序邏輯電路的一般模型(132)
5.1.2時(shí)序邏輯電路的功能描述方法(133)
5.2時(shí)序邏輯電路的分析(134)
5.2.1同步時(shí)序邏輯電路的分析(134)
5.2.2異步時(shí)序邏輯電路的分析(138)
5.3時(shí)序邏輯電路的設(shè)計(jì)(140)
5.3.1同步時(shí)序邏輯電路的設(shè)計(jì)(140)
5.3.2異步時(shí)序邏輯電路的設(shè)計(jì)(144)
5.4寄存器(147)
5.4.1數(shù)碼寄存器(147)
5.4.2移位寄存器(147)
5.5計(jì)數(shù)器(151)
5.5.1異步二進(jìn)制加法計(jì)數(shù)器(151)
5.5.2同步二十進(jìn)制加法計(jì)數(shù)器(153)
5.5.3集成計(jì)數(shù)器(154)
本章小結(jié)(157)
思考題(158)
習(xí)題(158)
第6章存儲(chǔ)器和可編程邏輯器件(162)
6.1只讀存儲(chǔ)器(162)
6.1.1ROM基本結(jié)構(gòu)(162)
6.1.2譯碼與存儲(chǔ)陣列(164)
6.1.3可編程ROM(165)
6.1.4ROM應(yīng)用舉例(166)
6.2隨機(jī)存儲(chǔ)器(168)
6.2.1RAM的結(jié)構(gòu)和工作原理(168)
6.2.2存儲(chǔ)容量的擴(kuò)展(171)
6.3簡(jiǎn)單可編程器件(173)
6.3.1可編程器件簡(jiǎn)介(173)
6.3.2PLD的結(jié)構(gòu)和表示方法(175)
6.3.3PLD分類及設(shè)計(jì)舉例(177)
6.4CPLD(178)
6.4.1CPLD的結(jié)構(gòu)框圖(179)
6.4.2CPLD的組成部分(179)
6.5FPGA(181)
6.5.1查找表結(jié)構(gòu)基本原理(181)
6.5.2FPGA結(jié)構(gòu)簡(jiǎn)介(182)
本章小結(jié)(185)
思考題(186)
習(xí)題(186)
第7章脈沖波形的產(chǎn)生與整形電路(190)
7.1概述(190)
7.1.1理想的矩形脈沖波形(190)
7.1.2實(shí)際的矩形脈沖波形(190)
7.2555定時(shí)器(191)
7.2.1555定時(shí)器的簡(jiǎn)介(191)
7.2.2555定時(shí)器的特點(diǎn)(192)
7.2.3555定時(shí)器的電路結(jié)構(gòu)與工作原理(192)
7.2.4555定時(shí)器電路的應(yīng)用(194)
7.3單穩(wěn)態(tài)觸發(fā)器(195)
7.3.1單穩(wěn)態(tài)觸發(fā)器的工作特點(diǎn)(195)
7.3.2單穩(wěn)態(tài)觸發(fā)器的分類(195)
7.3.3555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器(195)
7.3.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用(196)
7.4多諧振蕩器(198)
7.4.1多諧振蕩器的結(jié)構(gòu)特點(diǎn)(198)
7.4.2多諧振蕩器的分類(198)
7.4.3由555定時(shí)器組成的多諧振蕩器(199)
7.5施密特觸發(fā)器(200)
7.5.1施密特觸發(fā)器的特點(diǎn)(200)
7.5.2由555定時(shí)器組成的施密特觸發(fā)器(201)
7.5.3施密特觸發(fā)器的應(yīng)用(201)
7.6實(shí)例電路分析(203)
7.6.1多用途延遲開關(guān)電源插座(203)
7.6.2基于555定時(shí)器及CD4017計(jì)數(shù)器的跑馬燈(204)
7.6.3555觸摸定時(shí)開關(guān)(206)
7.6.4相片曝光定時(shí)器(207)
7.6.5單電源變雙電源電路(208)
7.6.6簡(jiǎn)易催眠器(208)
7.6.7電熱毯溫控器(208)
本章小結(jié)(209)
思考題(210)
習(xí)題(210)
第8章數(shù)/模及模/數(shù)轉(zhuǎn)換技術(shù)(212)
8.1數(shù)/模轉(zhuǎn)換器(212)
8.1.1DAC的基本原理(212)
8.1.2電壓型DAC(214)
8.1.3電流型DAC(216)
8.1.4集成DAC(217)
8.1.5DAC的性能指標(biāo)(220)
8.2模/數(shù)轉(zhuǎn)換器(221)
8.2.1A/D轉(zhuǎn)換的概述(221)
8.2.2A/D轉(zhuǎn)換的基本原理(221)
8.2.3逐次漸近型ADC(223)
8.2.4雙積分型ADC(224)
8.2.5并行比較型ADC(226)
8.2.6ADC的主要技術(shù)指標(biāo)(227)
8.2.7ADC0809(227)
本章小結(jié)(230)
思考題(230)
習(xí)題(231)
附錄AEDA技術(shù)(232)
A.1EDA技術(shù)概述(232)
A.2EDA技術(shù)及其發(fā)展(232)
A.2.1電子CAD階段(233)
A.2.2電子CAE階段(233)
A.2.3EDA階段(233)
A.3數(shù)字設(shè)計(jì)的流程(234)
A.3.1設(shè)計(jì)輸入(235)
A.3.2綜合(236)
A.3.3適配（布線布局）(236)
A.3.4仿真(237)
A.3.5編程配置(237)
A.4常用的EDA軟件工具(238)
附錄BQuartus Prime 17.1.0軟件使用簡(jiǎn)介(239)
B.1創(chuàng)建新工程(239)
B.2建立Verilog HDL文件(244)
B.3引腳配置(245)
B.4項(xiàng)目編譯及結(jié)果分析(247)
B.5下載編程(248)
附錄CVerilog HDL設(shè)計(jì)初步(249)
C.1Verilog HDL簡(jiǎn)介(249)
C.1.1Verilog HDL的發(fā)展經(jīng)歷(249)
C.1.2Verilog HDL的特點(diǎn)(250)
C.2Verilog HDL模塊的基本結(jié)構(gòu)(250)
C.3Verilog HDL的語(yǔ)言要素(252)
C.3.1基本語(yǔ)法定義(252)
C.3.2數(shù)據(jù)類型(257)
C.4Verilog HDL的行為語(yǔ)句(260)
C.4.1過(guò)程語(yǔ)句(261)
C.4.2塊語(yǔ)句(263)
C.4.3賦值語(yǔ)句(264)
C.4.4條件語(yǔ)句(266)
C.4.5循環(huán)語(yǔ)句(269)
C.4.6編譯指示語(yǔ)句(270)
C.5Verilog HDL 設(shè)計(jì)的層次與風(fēng)格(271)
C.5.1Verilog HDL 設(shè)計(jì)的層次(271)
C.5.2結(jié)構(gòu)描述(271)
C.5.3行為描述(276)
C.5.4數(shù)據(jù)流描述(277)
C.5.5分層次結(jié)構(gòu)電路的設(shè)計(jì)(278)
附錄D部分習(xí)題參考答案(281)
參考文獻(xiàn)(285)
展開全部
書友推薦
- >
人文閱讀與收藏·良友文學(xué)叢書:一天的工作
- >
月亮與六便士
- >
詩(shī)經(jīng)-先民的歌唱
- >
羅庸西南聯(lián)大授課錄
- >
史學(xué)評(píng)論
- >
羅曼·羅蘭讀書隨筆-精裝
- >
隨園食單
- >
回憶愛(ài)瑪儂
本類暢銷
