掃一掃
關(guān)注中圖網(wǎng)
官方微博
包郵 普通高等教育“十三五”電子信息工程專業(yè)規(guī)劃教材數(shù)字設(shè)計(jì)FPGA應(yīng)用/姜書艷
開本：
其他
頁數(shù)：
332
本類榜單：教材銷量榜
本類五星書更多>
-
>
闖進(jìn)數(shù)學(xué)世界――探秘歷史名題
-
>
中醫(yī)基礎(chǔ)理論
-
>
當(dāng)代中國政府與政治(新編21世紀(jì)公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會(huì)主義理論體系概論(2021年版)
-
>
中醫(yī)內(nèi)科學(xué)·全國中醫(yī)藥行業(yè)高等教育“十四五”規(guī)劃教材
中圖價(jià):¥58.3
加入購物車
普通高等教育“十三五”電子信息工程專業(yè)規(guī)劃教材數(shù)字設(shè)計(jì)FPGA應(yīng)用/姜書艷 版權(quán)信息
- ISBN：9787030566171
- 條形碼：9787030566171 ; 978-7-03-056617-1
- 裝幀：一般膠版紙
- 冊(cè)數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
普通高等教育“十三五”電子信息工程專業(yè)規(guī)劃教材數(shù)字設(shè)計(jì)FPGA應(yīng)用/姜書艷 本書特色
本書作為“數(shù)字邏輯設(shè)計(jì)及應(yīng)用”課程的實(shí)踐教程，從數(shù)字設(shè)計(jì)的基礎(chǔ)器件到系統(tǒng)組成、從器件的內(nèi)部原理與實(shí)現(xiàn)到數(shù)字系統(tǒng)的組成原理與設(shè)計(jì)實(shí)現(xiàn)，采用由淺入深、層層遞進(jìn)的實(shí)踐教學(xué)體系，引導(dǎo)學(xué)生從輕松入門到靈活設(shè)計(jì)開發(fā)的興趣，有效地實(shí)現(xiàn)了理論基礎(chǔ)與設(shè)計(jì)實(shí)踐的結(jié)合。書中使用的口袋實(shí)驗(yàn)平臺(tái)具有小巧、強(qiáng)大與便攜性的特點(diǎn)，可隨時(shí)激發(fā)學(xué)生的創(chuàng)造激情，隨地展現(xiàn)出他們的想法、成果，從而有效地培養(yǎng)學(xué)生的獨(dú)立動(dòng)手能力、理論聯(lián)系實(shí)際能力及實(shí)踐創(chuàng)新能力。《BR》 本書在編寫過程中，引入了新形態(tài)教材理念，將相關(guān)章節(jié)的內(nèi)容與數(shù)字化講解相配合，通過掃描二維碼獲得數(shù)字資源，使學(xué)習(xí)者對(duì)講述的內(nèi)容有更深入的理解。
普通高等教育“十三五”電子信息工程專業(yè)規(guī)劃教材數(shù)字設(shè)計(jì)FPGA應(yīng)用/姜書艷 內(nèi)容簡介
該書主要借助Xilinx公司近期新集成軟件Vivado和市場主流硬件開發(fā)平臺(tái)BASYS3，開發(fā)"數(shù)字邏輯設(shè)計(jì)及應(yīng)用"課程相關(guān)聯(lián)的基礎(chǔ)性實(shí)驗(yàn)項(xiàng)目、綜合類實(shí)驗(yàn)項(xiàng)目和創(chuàng)新應(yīng)用類實(shí)驗(yàn)項(xiàng)目。教材主要內(nèi)容包括：（1）數(shù)字設(shè)計(jì)發(fā)展概述及FPGA；（2）數(shù)字設(shè)計(jì)硬件開發(fā)平臺(tái)BASYS2與BASYS3；（3）數(shù)字設(shè)計(jì)軟件開發(fā)環(huán)境Vivado；（4）數(shù)字設(shè)計(jì)FPGA開發(fā)語言HDL；（5）數(shù)字邏輯基礎(chǔ)FPGA應(yīng)用（組合與時(shí)序）；（6）數(shù)字系統(tǒng)FPGA設(shè)計(jì)實(shí)例；（7）數(shù)字設(shè)計(jì)FPGA應(yīng)用常見故障解析。
普通高等教育“十三五”電子信息工程專業(yè)規(guī)劃教材數(shù)字設(shè)計(jì)FPGA應(yīng)用/姜書艷 目錄
第1章 數(shù)字設(shè)計(jì)概述及
1.1 數(shù)字設(shè)計(jì)概述
1.1.1 數(shù)字設(shè)計(jì)基本概念
1.1.2 數(shù)字設(shè)計(jì)基本模型
1.1.3 數(shù)字設(shè)計(jì)基本結(jié)構(gòu)
1.2 FPGA概述
1.2.1 FPGA基本概念
1.2.2 FPGA基本結(jié)構(gòu)
1.2.3 FPGA主要生產(chǎn)廠商
1.2.4 開發(fā)平臺(tái)FPGA芯片介紹
1.3 基于FPGA的數(shù)字設(shè)計(jì)方法
1.3.1 設(shè)計(jì)流程
1.3.2 基本設(shè)計(jì)方法
第2章 數(shù)字設(shè)計(jì)硬件開發(fā)平臺(tái)BASYS2與BASYS3
2.1 FPGA設(shè)計(jì)開發(fā)平臺(tái)簡介
2.1.1 FPGA設(shè)計(jì)開發(fā)平臺(tái)基本性能與組成結(jié)構(gòu)
2.1.2 BASYS2與BASYS3基本結(jié)構(gòu)
2.1.3 BASYS2與BASYS3實(shí)物描述
2.2 BASYS2設(shè)計(jì)開發(fā)平臺(tái)
2.2.1 BASYS2開發(fā)板性能
2.2.2 BASYS2基本配置
2.2.3 BASYS2功能詳述
2.3 BASYS3實(shí)驗(yàn)平臺(tái)簡介
2.3.1 BASYS3開發(fā)板性能
2.3.2 BASYS3基本配置
2.3.3 BASYS3功能詳述
第3章 數(shù)字設(shè)計(jì)軟件開發(fā)環(huán)境Xilinx ISE
3.1 Xilinx ISE集成開發(fā)環(huán)境介紹
3.2 Xilinx ISE 14.7 軟件安裝
3.3 Xilinx ISE設(shè)計(jì)流程概述
3.3.1 新建工程
3.3.2 新建設(shè)計(jì)源文件
3.3.3 設(shè)計(jì)文件綜合
3.3.4 設(shè)計(jì)文件仿真
3.3.5 工程實(shí)現(xiàn)
3.4 Vivado集成開發(fā)環(huán)境介紹
3.5 Vivado軟件安裝
3.6 Vivado設(shè)計(jì)流程概述
3.7 利用Vivado進(jìn)行功能仿真
第4章 數(shù)字設(shè)計(jì)FPGA開發(fā)語言
4.1 HDL概述
4.2 VHDL
4.2.1 基本結(jié)構(gòu)
4.2.2 語言要素
4.2.3 基本語句
4.2.4 基本描述方法
4.3 Verilog語言
4.3.1 基本結(jié)構(gòu)
4.3.2 語言要素
4.3.3 基本語句
展開全部
書友推薦
- >
莉莉和章魚
- >
回憶愛瑪儂
- >
中國歷史的瞬間
- >
苦雨齋序跋文-周作人自編集
- >
唐代進(jìn)士錄
- >
龍榆生：詞曲概論/大家小書
- >
我從未如此眷戀人間
- >
小考拉的故事-套裝共3冊(cè)
本類暢銷
