中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
高等學校計算機應用規劃教材計算機體系結構設計/蔡政英 版權信息
- ISBN：9787302490784
- 條形碼：9787302490784 ; 978-7-302-49078-4
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
高等學校計算機應用規劃教材計算機體系結構設計/蔡政英 本書特色
《計算機體系結構設計》全面透徹地講解經典計算機以及生物、光、量子等非經典計算機的體系結構設計方法，并融入大量新知識點，技術底蘊深厚。全書共分10 章，清晰闡釋重要概念，詳述計算機體系結構的分析、設計和計算方法，注重培養讀者的體系結構思維和創新能力，幫助讀者建立起完整的知識體系。為方便讀者自我檢測，并扎實掌握所學的知識點，全書共列出200 多道精選例題和習題。 《計算機體系結構設計》提供的配套資源包含PPT、例題等學習資源，便于讀者學習、參考，讀者可在http://www.tupwk.com.cn/downpage 免費下載。任課教師可免費獲取教學資源。 《計算機體系結構設計》層次清晰、圖文并茂、實例豐富、講述詳細，可作為高等院校計算機相關專業的本科生、研究生教材，可作為計算機資格考試培訓機構用書，也可供計算機工程技術人員參考。
高等學校計算機應用規劃教材計算機體系結構設計/蔡政英 內容簡介
《計算機體系結構設計》全面透徹地講解經典計算機以及生物、光、量子等非經典計算機的體系結構設計方法，并融入大量新知識點，技術底蘊深厚。全書共分10 章，清晰闡釋重要概念，詳述計算機體系結構的分析、設計和計算方法，注重培養讀者的體系結構思維和創新能力，幫助讀者建立起完整的知識體系。為方便讀者自我檢測，并扎實掌握所學的知識點，全書共列出200 多道精選例題和習題！队嬎銠C體系結構設計》提供的配套資源包含PPT、例題等學習資源，便于讀者學習、參考，讀者可在http://www.tupwk.com.cn/downpage 免費下載。任課教師可免費獲取教學資源！队嬎銠C體系結構設計》層次清晰、圖文并茂、實例豐富、講述詳細，可作為高等院校計算機相關專業的本科生、研究生教材，可作為計算機資格考試培訓機構用書，也可供計算機工程技術人員參考。
高等學校計算機應用規劃教材計算機體系結構設計/蔡政英 目錄
第1章 緒論 1
1.1 計算機體系結構的基本概念 1
1.2 計算機的發展簡史 2
1.2.1 機械式計算機的發展 2
1.2.2 電子計算機硬件結構的發展 3
1.2.3 微處理器的發展 7
1.2.4 從模擬計算機到數字計算機 8
1.2.5 計算機軟件的發展 9
1.3 計算機體系結構的分類 13
1.3.1 馮·諾依曼體系結構 13
1.3.2 哈佛體系結構 14
1.3.3
Flynn計算機體系結構的
分類 15 1.3.4 馮澤云分類法 16 1.3.5 計算機的語言層次結構 16 1.3.6 計算機的總線組織結構 17 1.3.7 計算機的軟件系統 19 1.4 計算機系統的性能指標 19 1.4.1 摩爾定律 19 1.4.2 性能測試程序 19 1.4.3 基本性能指標 20 1.4.4 Amdahl定律 23 1.5 計算機的應用 24 習題1 25 第2章 數的表示與計算體系 27 2.1 進位計數制與數制轉換 27 2.1.1 進位計數制 27 2.1.2 數制間的轉換 30 2.2 無符號數與文字的表示 32 2.2.1 無符號數的表示 32 2.2.2 十進制數串的表示 33 2.2.3 西文字符在計算機中的
表示 33 2.2.4 中文字符在計算機中的
表示 34 2.2.5 布爾代數與布爾邏輯 35 2.3 帶符號數的表示 38 2.3.1 機器數與真值 38 2.3.2 原碼表示 39 2.3.3 補碼表示 40 2.3.4 反碼表示 41 2.3.5 移碼表示 42 2.4 定點數與定點運算 43 2.4.1 定點表示 43 2.4.2 加法與減法運算 43 2.4.3 原碼乘法運算 45 2.4.4 原碼除法運算 47 2.4.5 補碼乘法運算 47 2.4.6 補碼除法運算 50 2.4.7 移位運算 50 2.4.8 運算器的基本結構 52 2.5 浮點數與浮點運算 55 2.5.1 浮點表示 55 2.5.2 IEEE754浮點數標準 57 2.5.3 浮點加減運算 59 2.5.4 浮點乘除運算 61 2.5.5 浮點運算流水線 62 2.6 BCD碼 63 2.6.1 BCD碼的格式 63 2.6.2 BCD碼加減法 64 2.6.3 BCD碼乘除法 65 2.7 數據校驗碼 65 2.7.1 碼距與數據校驗碼 65 2.7.2 奇偶校驗碼 66 2.7.3 循環冗余校驗碼 67 2.7.4 海明校驗碼 70 2.8 時序邏輯電路 72 2.8.1 觸發器 72 2.8.2 寄存器 73 2.8.3 計數器 74 2.9 組合邏輯電路 74 2.9.1 三態電路 74 2.9.2 比較器 74 2.9.3 加法器 75 2.9.4 編碼器 75 2.9.5 譯碼器 76 2.9.6 數據選擇器 76 2.9.7 總線 76 2.10 陣列邏輯電路 77 2.10.1 陣列乘法器 77 2.10.2 陣列除法器 79 2.10.3 可編程邏輯陣列(PLA) 79 2.10.4 可編程陣列邏輯(PAL) 80 習題2 80 第3章 指令系統設計 82 3.1 指令類型與功能 82 3.1.1 數據傳送指令 84 3.1.2 算術運算指令 85 3.1.3 邏輯運算指令 85 3.1.4 算術移位指令 86 3.1.5 邏輯移位指令 87 3.1.6 堆棧操作指令 88 3.1.7 程序控制指令 88 3.1.8 輸入輸出指令 90 3.1.9 其他指令 91 3.2 數據類型 91 3.2.1 數值數據類型 91 3.2.2 字符類型 92 3.2.3 邏輯數據類型 92 3.3 尋址方式 92 3.3.1 指令尋址 93 3.3.2 操作數尋址 94 3.4 指令系統設計方法 101 3.4.1 地址結構劃分方法 101 3.4.2 指令系統設計的步驟 103 3.4.3 指令的操作碼編碼 103 3.4.4 指令的地址碼編址 105 3.4.5 Huffman優化編碼方法 106 3.5 CISC與RISC指令系統
設計 107 3.5.1 復雜指令集計算機
(CISC) 107 3.5.2 精簡指令集計算機
(RISC) 108 3.6 80x86/Pentium指令系統 109 3.6.1 80x86指令系統主要特征 109 3.6.2 80x86尋址方式 109 3.6.3 8088/8086 CPU的指令系統
分類 111 3.6.4 Pentium指令系統 116 3.6.5 80x86/Pentium常用偽
指令 117 3.7 ARM指令系統 118 3.7.1 ARM指令系統主要特征 118 3.7.2 ARM尋址方式 119 3.7.3 ARM指令系統分類 120 3.7.4 Thumb指令及應用 121 3.7.5 ARM匯編語言的偽操作 122 3.7.6 ARM匯編語言的程序
結構 122 3.8 MIPS指令系統設計 123 3.8.1 MIPS概述 123 3.8.2 MIPS指令格式 124 習題3 127 第4章 中央處理器體系結構設計 129 4.1 CPU的基本結構 129 4.2 CPU中的主要寄存器 130 4.2.1 用戶可見寄存器 130 4.2.2 控制和狀態寄存器 131 4.3 控制器的結構 132 4.3.1 指令執行的基本步驟 132 4.3.2 控制器的組成 133 4.3.3 時序產生器和控制方式 135 4.4 組合邏輯控制器設計 138 4.4.1 組合邏輯控制器的設計
原理 138 4.4.2 方框圖語言與指令流程分析/
數據通路分析 139 4.4.3 MIPS的單周期設計方案 143 4.4.4 MIPS的多周期設計方案 146 4.4.5 MIPS控制器的設計 148 4.5 微程序控制器設計 150 4.5.1 微程序控制器的設計原理 150 4.5.2 微程序控制器的組成 152 4.5.3 微程序控制器設計步驟 153 4.5.4 微指令的編譯方法 154 4.5.5 微程序的順序控制方式 155 4.5.6 微指令的執行方式 158 4.5.7 微指令格式的設計方法 159 4.5.8 微程序設計技術的應用 161 4.6 流水線工作原理 163 4.6.1 指令的執行方式 163 4.6.2 流水線的分類 166 4.6.3 線性流水線的性能 167 4.6.4 流水線的相關問題 169 4.7 典型的處理器設計 170 4.7.1 Intel的Pentium處理器結構
與設計 170 4.7.2 ARM系列處理器結構
與設計 171 4.7.3 SUN的SPARC系統 172 4.7.4 多核處理器的結構與設計 172 4.7.5 龍芯系列處理器的結構
與設計 175 習題4 175 第5章 存儲器體系結構設計 178 5.1 存儲器概述 178 5.1.1 存儲器分類 178 5.1.2 存儲器的性能指標 180 5.1.3 存儲器的層次體系結構 181 5.2 Cache存儲器 181 5.2.1 Cache的基本結構 181 5.2.2 Cache-主存地址映射 183 5.2.3 Cache替換策略 186 5.3 隨機存儲器與只讀存儲器 188 5.3.1 隨機存儲器 188 5.3.2 只讀存儲器ROM 192 5.3.3 并行存儲器 194 5.4 外部存儲器和RAID 198 5.4.1 磁表面存儲器的原理 198 5.4.2 磁盤存儲器 200 5.4.3 磁帶存儲器 203 5.4.4 光盤存儲器 204 5.4.5 固態盤存儲器 206 5.4.6 RAID 207 5.5 虛擬存儲器技術 208 5.5.1 程序運行的局部性原理 208 5.5.2 請求分頁式存儲管理方式 209 5.5.3 請求分段存儲管理方式 215 5.5.4 請求段頁式虛擬存儲器 217 5.5.5 快表與慢表 217 5.5.6 存儲共享與保護 218 5.6 網絡存儲與容災備份 219 5.6.1 網絡存儲技術架構 219 5.6.2 備份與容災 220 習題5 221 第6章 I/O系統設計 223 6.1 輸入輸出(I/O)系統概述 223 6.1.1 I/O系統需要解決的主要
問題 223 6.1.2 I/O接口的結構與功能 224 6.1.3 I/O接口的類型 225 6.1.4 輸入輸出設備的編址 226 6.2 程序查詢方式 227 6.2.1 程序查詢流程 227 6.2.2 程序查詢方式的接口電路 228 6.3 中斷輸入輸出方式 229 6.3.1 中斷的作用、產生和響應 229 6.3.2 中斷處理流程 230 6.3.3 程序中斷設備接口的組成和
工作原理 231 6.4 DMA輸入輸出方式 233 6.4.1 DMA方式的特點與應用
場合 233 6.4.2 DMA控制器組成 234 6.4.3 DMA的數據傳送過程 236 6.5 I/O通道和處理機 238 6.5.1 通道概述 238 6.5.2 通道的類型 239 6.5.3 通道的組成結構 240 6.5.4 通道工作過程 241 6.5.5 I/O處理機 242 6.6 總線結構 242 6.6.1 總線的概念和結構形態 242 6.6.2 總線規范與性能 243 6.6.3 總線的組成與結構 244 6.6.4 總線的設計與仲裁 245 6.6.5 總線的定時和數據傳送
模式 248 6.7 外部設備 249 6.7.1 輸入——鍵盤 249 6.7.2 輸入——鼠標、跟蹤球和
操作桿輸入 251 6.7.3 輸入——圖像輸入設備(數碼
相機、攝像機和攝像頭) 251 6.7.4 輸入——語音錄入系統 252 6.7.5 輸入——光筆、手寫板、
繪圖板 253 6.7.6 輸入——條形碼與二維碼 253 6.7.7 輸入—— OCR技術和文字
輸入系統 255 6.7.8 輸出——顯示技術 256 6.7.9 輸出——打印機、繪圖儀 260 6.7.10 輸出——聲音輸出設備 262 6.7.11 交互式輸入/輸出——
觸摸屏 263 6.7.12 交互式輸入/輸出——
虛擬現實VR 264 6.7.13 交互式輸入/輸出——腦波
讀取和意念控制 265 6.8 外設接口 266 6.8.1 ISA/EISA 266 6.8.2 PCI/PCI-E 266 6.8.3 ATA (IDE)/PATA/SATA
接口 267 6.8.4 并行I/O標準接口SCSI和
SAS 267 6.8.5 光纖通道和InfiniBand 268 6.8.6 PCMCIA 268 6.8.7 DVI/HDMI 268 6.8.8 串行通信接口和USB 269 6.8.9 IEEE 1394/Firewire 270 習題6 271 第7章 并行處理與普適計算 272 7.1 并行計算機系統結構 272 7.1.1 指令級并行和機器并行 272 7.1.2 并行計算機系統結構 275 7.2 單處理機系統中的并行
機制 278 7.2.1 超線程和同時多線程
SMT 278 7.2.2 單芯片多核處理器CMP 280 7.2.3 協處理器 280 7.2.4 超標量與超流水線 281 7.3 多處理機系統的組織結構 283 7.3.1 系統拓撲結構 283 7.3.2 多處理機系統中的存儲器
管理 286 7.3.3 多處理機系統中的通信 287 7.3.4 多處理機高速緩沖存儲器
一致性 289 7.3.5 多處理機的同步 295 7.3.6 多處理機實例 298 7.4 多處理機操作系統和算法 302 7.4.1 多處理機操作系統 302 7.4.2 并行處理機算法 303 7.5 從計算機到網絡 304 7.5.1 計算機網絡 304 7.5.2 物聯網 305 7.5.3 無線傳感器網絡 306 7.5.4 網格計算 306 7.5.5 云計算 307 7.6 普適計算和移動計算 308 7.6.1 普適計算 308 7.6.2 分布式計算 309 7.6.3 移動計算和超移動計算 309 7.6.4 迅馳技術 310 7.6.5 智能手機 310 7.6.6 筆記本電腦/平板電腦 311 7.6.7 PDA智能終端 311 7.6.8 車載智能終端 312 習題7 312 第8章 生物計算機 314 8.1 生物計算機概述 314 8.1.1 生物計算機的特點 314 8.1.2 生物計算機種類 315 8.2 基因調控開關和生物芯片 316 8.2.1 轉換開關 316 8.2.2 Riboswitch 316 8.2.3 雙穩態開關 316 8.2.4 生物芯片 317 8.3 神經(元)計算機 318 8.3.1 神經(元)計算機的概述 318 8.3.2 神經網絡的結構與算法 319 8.3.3 神經網絡的學習方式 320 8.4 DNA計算機 323 8.4.1 DNA計算機概述 323 8.4.2 DNA計算機的模型 324 8.4.3 DNA計算機的體系結構 325 8.5 細胞計算機 326 8.5.1 細胞計算機概述 326 8.5.2 細胞自動機的結構 327 8.6 納米機器人 330 8.6.1 納米機器人概述 330 8.6.2 納米機器人結構 331 習題8 334 第9章 光計算機 335 9.1 光計算機概述 335 9.2 光計算機基本原理 336 9.2.1 數字光計算 336 9.2.2 光學傅里葉變換 337 9.2.3 光學計算機實現 339 9.3 激光通信 340 9.3.1 激光通信概述 340 9.3.2 激光通信的基本架構 341 9.3.3 光發射機 342 9.3.4 光纖 343 9.3.5 光接收機 344 9.3.6 光放大器 345 9.3.7 光纖通信系統的主要性能
指標 345 9.3.8 FDDI協議 347 9.3.9 光纖傳輸的波動理論 347 9.4 光量子計算機 348 9.4.1 普朗克黑體輻射理論 348 9.4.2 愛因斯坦光電效應方程 349 9.4.3 康普頓散射 350 9.4.4 光的波粒二象性 351 9.4.5 光量子計算機的實現 352 習題9 353 第10章 量子計算機 354 10.1 量子計算機概述 354 10.2 量子態和量子編碼非經典
特性 355 10.2.1 量子態的描述——波函數
和量子態疊加原理 355 10.2.2 量子態時間演化和計算
操作 356 10.2.3 量子糾纏現象 356 10.2.4 量子非克隆定理 357 10.3 量子位與量子邏輯門 357 10.3.1 量子位 357 10.3.2 量子邏輯門 359 10.4 量子算法 363 10.4.1 Shor算法 363 10.4.2 Grover算法 365 10.5 量子通信 367 10.6 量子加密 368 10.6.1 量子密鑰分配 368 10.6.2 無噪信道下的BB84
協議 368 10.6.3 有噪信道下的BB84
協議 369 10.7 量子計算機的物理實現 370 10.7.1 光學量子計算機 370 10.7.2 離子阱量子計算機 371 10.7.3 中性原子量子計算機 371 10.7.4 超導量子計算機 372 10.7.5 腔量子電動力學量子
計算機 372 10.7.6 量子點體系的量子
計算機 373 習題10 373 主要參考文獻 3
分類 15 1.3.4 馮澤云分類法 16 1.3.5 計算機的語言層次結構 16 1.3.6 計算機的總線組織結構 17 1.3.7 計算機的軟件系統 19 1.4 計算機系統的性能指標 19 1.4.1 摩爾定律 19 1.4.2 性能測試程序 19 1.4.3 基本性能指標 20 1.4.4 Amdahl定律 23 1.5 計算機的應用 24 習題1 25 第2章 數的表示與計算體系 27 2.1 進位計數制與數制轉換 27 2.1.1 進位計數制 27 2.1.2 數制間的轉換 30 2.2 無符號數與文字的表示 32 2.2.1 無符號數的表示 32 2.2.2 十進制數串的表示 33 2.2.3 西文字符在計算機中的
表示 33 2.2.4 中文字符在計算機中的
表示 34 2.2.5 布爾代數與布爾邏輯 35 2.3 帶符號數的表示 38 2.3.1 機器數與真值 38 2.3.2 原碼表示 39 2.3.3 補碼表示 40 2.3.4 反碼表示 41 2.3.5 移碼表示 42 2.4 定點數與定點運算 43 2.4.1 定點表示 43 2.4.2 加法與減法運算 43 2.4.3 原碼乘法運算 45 2.4.4 原碼除法運算 47 2.4.5 補碼乘法運算 47 2.4.6 補碼除法運算 50 2.4.7 移位運算 50 2.4.8 運算器的基本結構 52 2.5 浮點數與浮點運算 55 2.5.1 浮點表示 55 2.5.2 IEEE754浮點數標準 57 2.5.3 浮點加減運算 59 2.5.4 浮點乘除運算 61 2.5.5 浮點運算流水線 62 2.6 BCD碼 63 2.6.1 BCD碼的格式 63 2.6.2 BCD碼加減法 64 2.6.3 BCD碼乘除法 65 2.7 數據校驗碼 65 2.7.1 碼距與數據校驗碼 65 2.7.2 奇偶校驗碼 66 2.7.3 循環冗余校驗碼 67 2.7.4 海明校驗碼 70 2.8 時序邏輯電路 72 2.8.1 觸發器 72 2.8.2 寄存器 73 2.8.3 計數器 74 2.9 組合邏輯電路 74 2.9.1 三態電路 74 2.9.2 比較器 74 2.9.3 加法器 75 2.9.4 編碼器 75 2.9.5 譯碼器 76 2.9.6 數據選擇器 76 2.9.7 總線 76 2.10 陣列邏輯電路 77 2.10.1 陣列乘法器 77 2.10.2 陣列除法器 79 2.10.3 可編程邏輯陣列(PLA) 79 2.10.4 可編程陣列邏輯(PAL) 80 習題2 80 第3章 指令系統設計 82 3.1 指令類型與功能 82 3.1.1 數據傳送指令 84 3.1.2 算術運算指令 85 3.1.3 邏輯運算指令 85 3.1.4 算術移位指令 86 3.1.5 邏輯移位指令 87 3.1.6 堆棧操作指令 88 3.1.7 程序控制指令 88 3.1.8 輸入輸出指令 90 3.1.9 其他指令 91 3.2 數據類型 91 3.2.1 數值數據類型 91 3.2.2 字符類型 92 3.2.3 邏輯數據類型 92 3.3 尋址方式 92 3.3.1 指令尋址 93 3.3.2 操作數尋址 94 3.4 指令系統設計方法 101 3.4.1 地址結構劃分方法 101 3.4.2 指令系統設計的步驟 103 3.4.3 指令的操作碼編碼 103 3.4.4 指令的地址碼編址 105 3.4.5 Huffman優化編碼方法 106 3.5 CISC與RISC指令系統
設計 107 3.5.1 復雜指令集計算機
(CISC) 107 3.5.2 精簡指令集計算機
(RISC) 108 3.6 80x86/Pentium指令系統 109 3.6.1 80x86指令系統主要特征 109 3.6.2 80x86尋址方式 109 3.6.3 8088/8086 CPU的指令系統
分類 111 3.6.4 Pentium指令系統 116 3.6.5 80x86/Pentium常用偽
指令 117 3.7 ARM指令系統 118 3.7.1 ARM指令系統主要特征 118 3.7.2 ARM尋址方式 119 3.7.3 ARM指令系統分類 120 3.7.4 Thumb指令及應用 121 3.7.5 ARM匯編語言的偽操作 122 3.7.6 ARM匯編語言的程序
結構 122 3.8 MIPS指令系統設計 123 3.8.1 MIPS概述 123 3.8.2 MIPS指令格式 124 習題3 127 第4章 中央處理器體系結構設計 129 4.1 CPU的基本結構 129 4.2 CPU中的主要寄存器 130 4.2.1 用戶可見寄存器 130 4.2.2 控制和狀態寄存器 131 4.3 控制器的結構 132 4.3.1 指令執行的基本步驟 132 4.3.2 控制器的組成 133 4.3.3 時序產生器和控制方式 135 4.4 組合邏輯控制器設計 138 4.4.1 組合邏輯控制器的設計
原理 138 4.4.2 方框圖語言與指令流程分析/
數據通路分析 139 4.4.3 MIPS的單周期設計方案 143 4.4.4 MIPS的多周期設計方案 146 4.4.5 MIPS控制器的設計 148 4.5 微程序控制器設計 150 4.5.1 微程序控制器的設計原理 150 4.5.2 微程序控制器的組成 152 4.5.3 微程序控制器設計步驟 153 4.5.4 微指令的編譯方法 154 4.5.5 微程序的順序控制方式 155 4.5.6 微指令的執行方式 158 4.5.7 微指令格式的設計方法 159 4.5.8 微程序設計技術的應用 161 4.6 流水線工作原理 163 4.6.1 指令的執行方式 163 4.6.2 流水線的分類 166 4.6.3 線性流水線的性能 167 4.6.4 流水線的相關問題 169 4.7 典型的處理器設計 170 4.7.1 Intel的Pentium處理器結構
與設計 170 4.7.2 ARM系列處理器結構
與設計 171 4.7.3 SUN的SPARC系統 172 4.7.4 多核處理器的結構與設計 172 4.7.5 龍芯系列處理器的結構
與設計 175 習題4 175 第5章 存儲器體系結構設計 178 5.1 存儲器概述 178 5.1.1 存儲器分類 178 5.1.2 存儲器的性能指標 180 5.1.3 存儲器的層次體系結構 181 5.2 Cache存儲器 181 5.2.1 Cache的基本結構 181 5.2.2 Cache-主存地址映射 183 5.2.3 Cache替換策略 186 5.3 隨機存儲器與只讀存儲器 188 5.3.1 隨機存儲器 188 5.3.2 只讀存儲器ROM 192 5.3.3 并行存儲器 194 5.4 外部存儲器和RAID 198 5.4.1 磁表面存儲器的原理 198 5.4.2 磁盤存儲器 200 5.4.3 磁帶存儲器 203 5.4.4 光盤存儲器 204 5.4.5 固態盤存儲器 206 5.4.6 RAID 207 5.5 虛擬存儲器技術 208 5.5.1 程序運行的局部性原理 208 5.5.2 請求分頁式存儲管理方式 209 5.5.3 請求分段存儲管理方式 215 5.5.4 請求段頁式虛擬存儲器 217 5.5.5 快表與慢表 217 5.5.6 存儲共享與保護 218 5.6 網絡存儲與容災備份 219 5.6.1 網絡存儲技術架構 219 5.6.2 備份與容災 220 習題5 221 第6章 I/O系統設計 223 6.1 輸入輸出(I/O)系統概述 223 6.1.1 I/O系統需要解決的主要
問題 223 6.1.2 I/O接口的結構與功能 224 6.1.3 I/O接口的類型 225 6.1.4 輸入輸出設備的編址 226 6.2 程序查詢方式 227 6.2.1 程序查詢流程 227 6.2.2 程序查詢方式的接口電路 228 6.3 中斷輸入輸出方式 229 6.3.1 中斷的作用、產生和響應 229 6.3.2 中斷處理流程 230 6.3.3 程序中斷設備接口的組成和
工作原理 231 6.4 DMA輸入輸出方式 233 6.4.1 DMA方式的特點與應用
場合 233 6.4.2 DMA控制器組成 234 6.4.3 DMA的數據傳送過程 236 6.5 I/O通道和處理機 238 6.5.1 通道概述 238 6.5.2 通道的類型 239 6.5.3 通道的組成結構 240 6.5.4 通道工作過程 241 6.5.5 I/O處理機 242 6.6 總線結構 242 6.6.1 總線的概念和結構形態 242 6.6.2 總線規范與性能 243 6.6.3 總線的組成與結構 244 6.6.4 總線的設計與仲裁 245 6.6.5 總線的定時和數據傳送
模式 248 6.7 外部設備 249 6.7.1 輸入——鍵盤 249 6.7.2 輸入——鼠標、跟蹤球和
操作桿輸入 251 6.7.3 輸入——圖像輸入設備(數碼
相機、攝像機和攝像頭) 251 6.7.4 輸入——語音錄入系統 252 6.7.5 輸入——光筆、手寫板、
繪圖板 253 6.7.6 輸入——條形碼與二維碼 253 6.7.7 輸入—— OCR技術和文字
輸入系統 255 6.7.8 輸出——顯示技術 256 6.7.9 輸出——打印機、繪圖儀 260 6.7.10 輸出——聲音輸出設備 262 6.7.11 交互式輸入/輸出——
觸摸屏 263 6.7.12 交互式輸入/輸出——
虛擬現實VR 264 6.7.13 交互式輸入/輸出——腦波
讀取和意念控制 265 6.8 外設接口 266 6.8.1 ISA/EISA 266 6.8.2 PCI/PCI-E 266 6.8.3 ATA (IDE)/PATA/SATA
接口 267 6.8.4 并行I/O標準接口SCSI和
SAS 267 6.8.5 光纖通道和InfiniBand 268 6.8.6 PCMCIA 268 6.8.7 DVI/HDMI 268 6.8.8 串行通信接口和USB 269 6.8.9 IEEE 1394/Firewire 270 習題6 271 第7章 并行處理與普適計算 272 7.1 并行計算機系統結構 272 7.1.1 指令級并行和機器并行 272 7.1.2 并行計算機系統結構 275 7.2 單處理機系統中的并行
機制 278 7.2.1 超線程和同時多線程
SMT 278 7.2.2 單芯片多核處理器CMP 280 7.2.3 協處理器 280 7.2.4 超標量與超流水線 281 7.3 多處理機系統的組織結構 283 7.3.1 系統拓撲結構 283 7.3.2 多處理機系統中的存儲器
管理 286 7.3.3 多處理機系統中的通信 287 7.3.4 多處理機高速緩沖存儲器
一致性 289 7.3.5 多處理機的同步 295 7.3.6 多處理機實例 298 7.4 多處理機操作系統和算法 302 7.4.1 多處理機操作系統 302 7.4.2 并行處理機算法 303 7.5 從計算機到網絡 304 7.5.1 計算機網絡 304 7.5.2 物聯網 305 7.5.3 無線傳感器網絡 306 7.5.4 網格計算 306 7.5.5 云計算 307 7.6 普適計算和移動計算 308 7.6.1 普適計算 308 7.6.2 分布式計算 309 7.6.3 移動計算和超移動計算 309 7.6.4 迅馳技術 310 7.6.5 智能手機 310 7.6.6 筆記本電腦/平板電腦 311 7.6.7 PDA智能終端 311 7.6.8 車載智能終端 312 習題7 312 第8章 生物計算機 314 8.1 生物計算機概述 314 8.1.1 生物計算機的特點 314 8.1.2 生物計算機種類 315 8.2 基因調控開關和生物芯片 316 8.2.1 轉換開關 316 8.2.2 Riboswitch 316 8.2.3 雙穩態開關 316 8.2.4 生物芯片 317 8.3 神經(元)計算機 318 8.3.1 神經(元)計算機的概述 318 8.3.2 神經網絡的結構與算法 319 8.3.3 神經網絡的學習方式 320 8.4 DNA計算機 323 8.4.1 DNA計算機概述 323 8.4.2 DNA計算機的模型 324 8.4.3 DNA計算機的體系結構 325 8.5 細胞計算機 326 8.5.1 細胞計算機概述 326 8.5.2 細胞自動機的結構 327 8.6 納米機器人 330 8.6.1 納米機器人概述 330 8.6.2 納米機器人結構 331 習題8 334 第9章 光計算機 335 9.1 光計算機概述 335 9.2 光計算機基本原理 336 9.2.1 數字光計算 336 9.2.2 光學傅里葉變換 337 9.2.3 光學計算機實現 339 9.3 激光通信 340 9.3.1 激光通信概述 340 9.3.2 激光通信的基本架構 341 9.3.3 光發射機 342 9.3.4 光纖 343 9.3.5 光接收機 344 9.3.6 光放大器 345 9.3.7 光纖通信系統的主要性能
指標 345 9.3.8 FDDI協議 347 9.3.9 光纖傳輸的波動理論 347 9.4 光量子計算機 348 9.4.1 普朗克黑體輻射理論 348 9.4.2 愛因斯坦光電效應方程 349 9.4.3 康普頓散射 350 9.4.4 光的波粒二象性 351 9.4.5 光量子計算機的實現 352 習題9 353 第10章 量子計算機 354 10.1 量子計算機概述 354 10.2 量子態和量子編碼非經典
特性 355 10.2.1 量子態的描述——波函數
和量子態疊加原理 355 10.2.2 量子態時間演化和計算
操作 356 10.2.3 量子糾纏現象 356 10.2.4 量子非克隆定理 357 10.3 量子位與量子邏輯門 357 10.3.1 量子位 357 10.3.2 量子邏輯門 359 10.4 量子算法 363 10.4.1 Shor算法 363 10.4.2 Grover算法 365 10.5 量子通信 367 10.6 量子加密 368 10.6.1 量子密鑰分配 368 10.6.2 無噪信道下的BB84
協議 368 10.6.3 有噪信道下的BB84
協議 369 10.7 量子計算機的物理實現 370 10.7.1 光學量子計算機 370 10.7.2 離子阱量子計算機 371 10.7.3 中性原子量子計算機 371 10.7.4 超導量子計算機 372 10.7.5 腔量子電動力學量子
計算機 372 10.7.6 量子點體系的量子
計算機 373 習題10 373 主要參考文獻 3
展開全部
高等學校計算機應用規劃教材計算機體系結構設計/蔡政英 作者簡介
蔡政英，三峽大學計算機與信息學院碩士生導師，主要研究學科是計算機工程與應用，主要研究方向是云計算與人工智能，近年來一直從事人工智能、云計算等方面的研究工作，發表學術論文30余篇（其中三大索引收錄共18篇），主持省部級項目1項，校級項目1項。
書友推薦
- >
莉莉和章魚
- >
有舍有得是人生
- >
李白與唐代文化
- >
我與地壇
- >
上帝之肋:男人的真實旅程
- >
煙與鏡
- >
名家帶你讀魯迅:故事新編
- >
姑媽的寶刀
本類暢銷
