中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
數字電路與邏輯設計 版權信息
- ISBN：9787568031479
- 條形碼：9787568031479 ; 978-7-5680-3147-9
- 裝幀：書寫紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
數字電路與邏輯設計 本書特色
《數字電路與邏輯設計》系統介紹了數字電路設計的基本理論、知識和器件，詳細介紹了數字電路的分析和設計方法，同時，為了符合數字系統設計的發展趨勢，引入了可編程邏輯器件和硬件描述語言。本書共有9章，主要內容包括數字邏輯基礎、組合邏輯電路、觸發器、時序邏輯電路、數/模和模/數轉換、脈沖波形的產生與變換、綜合案例應用設計、可編程邏輯器件、Verilog HDL硬件描述語言設計基礎。本書可作為高等院校電氣信息類相關專業和部分非電類專業的基礎教材和教學參考書，也可作為相關專業工程技術人員的參考書。
數字電路與邏輯設計 內容簡介
《數字電路與邏輯設計》系統介紹了數字電路設計的基本理論、知識和器件，詳細介紹了數字電路的分析和設計方法，同時，為了符合數字系統設計的發展趨勢，引入了可編程邏輯器件和硬件描述語言。本書共有9章，主要內容包括數字邏輯基礎、組合邏輯電路、觸發器、時序邏輯電路、數/模和模/數轉換、脈沖波形的產生與變換、綜合案例應用設計、可編程邏輯器件、Verilog HDL硬件描述語言設計基礎。本書可作為高等院校電氣信息類相關專業和部分非電類專業的基礎教材和教學參考書，也可作為相關專業工程技術人員的參考書。
數字電路與邏輯設計 目錄
第1章數字邏輯基礎(1)
1.1概述(1)
1.2數制和代碼(1)
1.2.1十進制數和二進制數(1)
1.2.2十六進制和八進制(2)
1.2.3不同進制數之間的轉換(3)
1.2.4二進制符號數的表示法(6)
1.2.5二進制代碼(7)
1.3邏 輯 運 算(9)
1.3.1基本邏輯運算(10)
1.3.2復合邏輯運算(11)
1.3.3正負邏輯問題(12)
1.4邏輯門電路(14)
1.4.1半導體的開關特性(14)
1.4.2簡單門電路(17)
1.4.3 TTL集成門電路(18)
1.4.4CMOS集成門電路(26)
1.5邏輯函數的化簡法(27)
1.5.1基本公式和定律(28)
1.5.2基本運算規則(31)
1.5.3邏輯函數代數法化簡(32)
1.6邏輯函數的卡諾圖化簡法(34)
1.6.1*小項的定義及其性質(34)
1.6.2卡諾圖(35)
1.6.3邏輯函數的卡諾圖表示(37)
1.6.4邏輯函數卡諾圖化簡(37)
1.6.5具有約束的邏輯函數化簡(39)
1.7邏輯函數的描述方法及轉換(41)
1.7.1邏輯函數的描述方法(41)
1.7.2幾種描述方法之間的轉換(43)
本章小結(45)
習題1(45)
第2章組合邏輯電路(50)
2.1組合邏輯電路概述(50)
2.2組合邏輯電路的分析與設計(50)
2.2.1組合邏輯電路的分析(50)
2.2.2組合邏輯電路的設計(52)
2.3組合邏輯電路中的競爭冒險(56)
2.3.1產生競爭冒險的原因(57)
2.3.2競爭冒險的判斷(57)
2.3.3消除競爭冒險的方法(58)
2.4加法器與算術邏輯單元(60)
2.4.1半加器和全加器(60)
2.4.2集成加法器(62)
2.4.3算術邏輯單元(64)
2.5數值比較器(66)
2.5.1數值比較器的設計(66)
2.5.2集成數值比較器(68)
2.6編碼器(69)
2.6.1編碼器的工作原理(70)
2.6.2集成優先編碼器(73)
2.7譯碼器與數據分配器(76)
2.7.1譯碼器的分析及設計(76)
2.7.2集成譯碼器(78)
2.7.3數據分配器(86)
2.8數據選擇器(87)
2.8.1數據選擇器的類型及功能(87)
2.8.2集成數據選擇器(89)
本章小結(94)
習題2(95)
第3章觸發器(99)
3.1基本RS觸發器(99)
3.1.1工作原理和邏輯功能(99)
3.1.2基本RS觸發器的特點(101)
3.1.3集成RS觸發器(102)
3.2同步觸發器(103)
3.2.1同步RS觸發器(103)
3.2.2同步D觸發器(104)
3.2.3同步JK觸發器(106)
3.2.4同步T觸發器(108)
3.2.5同步觸發器的特點(110)
3.3邊沿觸發器(110)
3.3.1邊沿D觸發器(110)
3.3.2邊沿JK觸發器(111)
3.3.3集成邊沿觸發器(112)
3.4不同類型觸發器之間的相互轉換(114)
3.4.1JK觸發器轉換成RS、D和T觸發器(115)
3.4.2D觸發器轉換成RS、JK和T觸發器(116)
3.5觸發器的電氣特性(117)
3.6觸發器的應用舉例(118)
本章小結(120)
習題3(121)
第4章時序邏輯電路(127)
4.1時序邏輯電路概述(127)
4.1.1時序邏輯電路的特點及分類(127)
4.1.2時序邏輯電路的功能描述方法(128)
4.2時序邏輯電路的分析(129)
4.2.1時序邏輯電路的分析步驟(129)
4.2.2同步時序邏輯電路分析舉例(130)
4.2.3異步時序邏輯電路分析舉例(136)
4.3時序邏輯電路的設計(138)
4.3.1同步時序邏輯電路的設計(138)
4.3.2異步時序邏輯電路的設計(146)
4.4常用中規模集成時序邏輯電路(148)
4.4.1寄存器與移位寄存器(148)
4.4.2計數器(153)
4.4.3脈沖序列信號發生器(167)
4.4.4脈沖分配器(171)
本章小結(172)
習題4(173)
第5章數/模轉換與模/數轉換(179)
5.1概述(179)
5.2DAC(180)
5.2.1D/A轉換的基本知識(180)
5.2.2常用的數模轉換技術(181)
5.2.3數模轉換器的性能指標(184)
5.2.4集成DAC(185)
5.3ADC(186)
5.3.1A/D轉換的基本知識(186)
5.3.2常用的A/D轉換技術(188)
5.3.3ADC的性能指標(194)
5.3.4集成ADC(195)
本章小結(196)
習題5(197)
第6章脈沖波形的產生與變換(201)
6.1集成定時器555(201)
6.2多諧振蕩器(202)
6.2.1555定時器構成的多諧振蕩器(203)
6.2.2門電路構成的多諧振蕩器(205)
6.2.3石英晶體多諧振蕩器(206)
6.2.4多諧振蕩器的應用(207)
6.3單穩態觸發器(209)
6.3.1555定時器構成的單穩態觸發器(209)
6.3.2門電路構成的單穩態觸發器(211)
6.3.3集成單穩態觸發器(214)
6.3.4單穩態觸發器的應用(216)
6.4施密特觸發器(217)
6.4.1555定時器構成的施密特觸發器(218)
6.4.2門電路構成的施密特觸發器(219)
6.4.3集成施密特觸發器(220)
6.4.4施密特觸發器的應用(220)
本章小結(222)
習題6(223)
第7章綜合案例應用設計(226)
7.1彩燈控制器設計(226)
7.1.1設計要求(226)
7.1.2基本結構(227)
7.1.3設計實現(228)
7.2溫度監控報警電路設計(231)
7.2.1設計要求(231)
7.2.2基本結構(231)
7.2.3設計實現(232)
7.3交通燈信號控制器設計(235)
7.3.1設計要求(235)
7.3.2基本結構(235)
7.3.3設計實現(236)
本章小結(239)
習題7(239)
第8章可編程邏輯器件(240)
8.1概述(240)
8.2基本結構和表示方法(241)
8.2.1基本結構(241)
8.2.2PLD電路的表示方法(241)
8.2.3PLD的分類(244)
8.3低密度可編程邏輯器件(244)
8.3.1可編程只讀存儲器(244)
8.3.2可編程邏輯陣列(246)
8.3.3可編程陣列邏輯(246)
8.3.4通用陣列邏輯(GAL)(247)
8.4復雜可編程邏輯器件(249)
8.4.1CPLD的基本結構(250)
8.4.2典型CPLD器件的結構(250)
8.5現場可編程門陣列(254)
8.5.1FPGA的基本結構(255)
8.5.2典型FPGA器件的結構(257)
8.6CPLD/FPGA的設計流程和編程(263)
8.6.1CPLD/FPGA的設計流程(264)
8.6.2CPLD器件的編程(265)
8.6.3FPGA器件的配置(265)
本章小結(268)
習題8(269)
第9章Verilog HDL硬件描述語言設計基礎(270)
9.1Verilog程序的基本結構(270)
9.2Verilog語言要素(272)
9.3Verilog常量(272)
9.3.1整數(273)
9.3.2實數(274)
9.3.3字符串(274)
9.3.4符號常量(275)
9.4數據類型(276)
9.4.1線網(net)類型(276)
9.4.2寄存器類型(277)
9.4.3向量(279)
9.5Verilog的運算符(281)
9.6Verilog的行為級建模(285)
9.6.1過程語句(285)
9.6.2語句塊(289)
9.6.3賦值語句(291)
9.6.4程序控制語句(293)
9.6.5Verilog的編譯指示語句(299)
9.6.6任務和函數(302)
9.7Verilog的結構級建模(306)
9.7.1門級建模(306)
9.7.2用戶自定義元件(309)
9.7.3模塊級建模(314)
9.8數字電路的Verilog描述實例(321)
9.8.1常用組合邏輯電路的Verilog描述(322)
9.8.2常用時序邏輯電路的Verilog描述(328)
9.8.3有限狀態機的Verilog描述(335)
本章小結(340)
習題9(341)
附錄AVerilog HDL(IEEE Std 1364—2001)支持的關鍵字(343)
參考文獻(344)
1.1概述(1)
1.2數制和代碼(1)
1.2.1十進制數和二進制數(1)
1.2.2十六進制和八進制(2)
1.2.3不同進制數之間的轉換(3)
1.2.4二進制符號數的表示法(6)
1.2.5二進制代碼(7)
1.3邏 輯 運 算(9)
1.3.1基本邏輯運算(10)
1.3.2復合邏輯運算(11)
1.3.3正負邏輯問題(12)
1.4邏輯門電路(14)
1.4.1半導體的開關特性(14)
1.4.2簡單門電路(17)
1.4.3 TTL集成門電路(18)
1.4.4CMOS集成門電路(26)
1.5邏輯函數的化簡法(27)
1.5.1基本公式和定律(28)
1.5.2基本運算規則(31)
1.5.3邏輯函數代數法化簡(32)
1.6邏輯函數的卡諾圖化簡法(34)
1.6.1*小項的定義及其性質(34)
1.6.2卡諾圖(35)
1.6.3邏輯函數的卡諾圖表示(37)
1.6.4邏輯函數卡諾圖化簡(37)
1.6.5具有約束的邏輯函數化簡(39)
1.7邏輯函數的描述方法及轉換(41)
1.7.1邏輯函數的描述方法(41)
1.7.2幾種描述方法之間的轉換(43)
本章小結(45)
習題1(45)
第2章組合邏輯電路(50)
2.1組合邏輯電路概述(50)
2.2組合邏輯電路的分析與設計(50)
2.2.1組合邏輯電路的分析(50)
2.2.2組合邏輯電路的設計(52)
2.3組合邏輯電路中的競爭冒險(56)
2.3.1產生競爭冒險的原因(57)
2.3.2競爭冒險的判斷(57)
2.3.3消除競爭冒險的方法(58)
2.4加法器與算術邏輯單元(60)
2.4.1半加器和全加器(60)
2.4.2集成加法器(62)
2.4.3算術邏輯單元(64)
2.5數值比較器(66)
2.5.1數值比較器的設計(66)
2.5.2集成數值比較器(68)
2.6編碼器(69)
2.6.1編碼器的工作原理(70)
2.6.2集成優先編碼器(73)
2.7譯碼器與數據分配器(76)
2.7.1譯碼器的分析及設計(76)
2.7.2集成譯碼器(78)
2.7.3數據分配器(86)
2.8數據選擇器(87)
2.8.1數據選擇器的類型及功能(87)
2.8.2集成數據選擇器(89)
本章小結(94)
習題2(95)
第3章觸發器(99)
3.1基本RS觸發器(99)
3.1.1工作原理和邏輯功能(99)
3.1.2基本RS觸發器的特點(101)
3.1.3集成RS觸發器(102)
3.2同步觸發器(103)
3.2.1同步RS觸發器(103)
3.2.2同步D觸發器(104)
3.2.3同步JK觸發器(106)
3.2.4同步T觸發器(108)
3.2.5同步觸發器的特點(110)
3.3邊沿觸發器(110)
3.3.1邊沿D觸發器(110)
3.3.2邊沿JK觸發器(111)
3.3.3集成邊沿觸發器(112)
3.4不同類型觸發器之間的相互轉換(114)
3.4.1JK觸發器轉換成RS、D和T觸發器(115)
3.4.2D觸發器轉換成RS、JK和T觸發器(116)
3.5觸發器的電氣特性(117)
3.6觸發器的應用舉例(118)
本章小結(120)
習題3(121)
第4章時序邏輯電路(127)
4.1時序邏輯電路概述(127)
4.1.1時序邏輯電路的特點及分類(127)
4.1.2時序邏輯電路的功能描述方法(128)
4.2時序邏輯電路的分析(129)
4.2.1時序邏輯電路的分析步驟(129)
4.2.2同步時序邏輯電路分析舉例(130)
4.2.3異步時序邏輯電路分析舉例(136)
4.3時序邏輯電路的設計(138)
4.3.1同步時序邏輯電路的設計(138)
4.3.2異步時序邏輯電路的設計(146)
4.4常用中規模集成時序邏輯電路(148)
4.4.1寄存器與移位寄存器(148)
4.4.2計數器(153)
4.4.3脈沖序列信號發生器(167)
4.4.4脈沖分配器(171)
本章小結(172)
習題4(173)
第5章數/模轉換與模/數轉換(179)
5.1概述(179)
5.2DAC(180)
5.2.1D/A轉換的基本知識(180)
5.2.2常用的數模轉換技術(181)
5.2.3數模轉換器的性能指標(184)
5.2.4集成DAC(185)
5.3ADC(186)
5.3.1A/D轉換的基本知識(186)
5.3.2常用的A/D轉換技術(188)
5.3.3ADC的性能指標(194)
5.3.4集成ADC(195)
本章小結(196)
習題5(197)
第6章脈沖波形的產生與變換(201)
6.1集成定時器555(201)
6.2多諧振蕩器(202)
6.2.1555定時器構成的多諧振蕩器(203)
6.2.2門電路構成的多諧振蕩器(205)
6.2.3石英晶體多諧振蕩器(206)
6.2.4多諧振蕩器的應用(207)
6.3單穩態觸發器(209)
6.3.1555定時器構成的單穩態觸發器(209)
6.3.2門電路構成的單穩態觸發器(211)
6.3.3集成單穩態觸發器(214)
6.3.4單穩態觸發器的應用(216)
6.4施密特觸發器(217)
6.4.1555定時器構成的施密特觸發器(218)
6.4.2門電路構成的施密特觸發器(219)
6.4.3集成施密特觸發器(220)
6.4.4施密特觸發器的應用(220)
本章小結(222)
習題6(223)
第7章綜合案例應用設計(226)
7.1彩燈控制器設計(226)
7.1.1設計要求(226)
7.1.2基本結構(227)
7.1.3設計實現(228)
7.2溫度監控報警電路設計(231)
7.2.1設計要求(231)
7.2.2基本結構(231)
7.2.3設計實現(232)
7.3交通燈信號控制器設計(235)
7.3.1設計要求(235)
7.3.2基本結構(235)
7.3.3設計實現(236)
本章小結(239)
習題7(239)
第8章可編程邏輯器件(240)
8.1概述(240)
8.2基本結構和表示方法(241)
8.2.1基本結構(241)
8.2.2PLD電路的表示方法(241)
8.2.3PLD的分類(244)
8.3低密度可編程邏輯器件(244)
8.3.1可編程只讀存儲器(244)
8.3.2可編程邏輯陣列(246)
8.3.3可編程陣列邏輯(246)
8.3.4通用陣列邏輯(GAL)(247)
8.4復雜可編程邏輯器件(249)
8.4.1CPLD的基本結構(250)
8.4.2典型CPLD器件的結構(250)
8.5現場可編程門陣列(254)
8.5.1FPGA的基本結構(255)
8.5.2典型FPGA器件的結構(257)
8.6CPLD/FPGA的設計流程和編程(263)
8.6.1CPLD/FPGA的設計流程(264)
8.6.2CPLD器件的編程(265)
8.6.3FPGA器件的配置(265)
本章小結(268)
習題8(269)
第9章Verilog HDL硬件描述語言設計基礎(270)
9.1Verilog程序的基本結構(270)
9.2Verilog語言要素(272)
9.3Verilog常量(272)
9.3.1整數(273)
9.3.2實數(274)
9.3.3字符串(274)
9.3.4符號常量(275)
9.4數據類型(276)
9.4.1線網(net)類型(276)
9.4.2寄存器類型(277)
9.4.3向量(279)
9.5Verilog的運算符(281)
9.6Verilog的行為級建模(285)
9.6.1過程語句(285)
9.6.2語句塊(289)
9.6.3賦值語句(291)
9.6.4程序控制語句(293)
9.6.5Verilog的編譯指示語句(299)
9.6.6任務和函數(302)
9.7Verilog的結構級建模(306)
9.7.1門級建模(306)
9.7.2用戶自定義元件(309)
9.7.3模塊級建模(314)
9.8數字電路的Verilog描述實例(321)
9.8.1常用組合邏輯電路的Verilog描述(322)
9.8.2常用時序邏輯電路的Verilog描述(328)
9.8.3有限狀態機的Verilog描述(335)
本章小結(340)
習題9(341)
附錄AVerilog HDL(IEEE Std 1364—2001)支持的關鍵字(343)
參考文獻(344)
展開全部
書友推薦
- >
【精裝繪本】畫給孩子的中國神話
- >
回憶愛瑪儂
- >
詩經-先民的歌唱
- >
羅曼·羅蘭讀書隨筆-精裝
- >
經典常談
- >
苦雨齋序跋文-周作人自編集
- >
大紅狗在馬戲團-大紅狗克里弗-助人
- >
姑媽的寶刀
本類暢銷
