掃一掃
關(guān)注中圖網(wǎng)
官方微博
本類五星書更多>
-
>
全國(guó)計(jì)算機(jī)等級(jí)考試最新真考題庫模擬考場(chǎng)及詳解·二級(jí)MSOffice高級(jí)應(yīng)用
-
>
決戰(zhàn)行測(cè)5000題(言語理解與表達(dá))
-
>
軟件性能測(cè)試.分析與調(diào)優(yōu)實(shí)踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強(qiáng)教科書(完全版)(全彩印刷)
-
>
深度學(xué)習(xí)
中圖價(jià):¥63.7
加入購(gòu)物車
印制電路板(PCB)設(shè)計(jì)技術(shù)與實(shí)踐-(第3版) 版權(quán)信息
- ISBN：9787121315589
- 條形碼：9787121315589 ; 978-7-121-31558-9
- 裝幀：暫無
- 冊(cè)數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
印制電路板(PCB)設(shè)計(jì)技術(shù)與實(shí)踐-(第3版) 本書特色
本書共15章，重點(diǎn)介紹了印制電路板（PCB）的焊盤、過孔、疊層、走線、接地、去耦合、電源電路、時(shí)鐘電路、模擬電路、高速數(shù)字電路、模數(shù)混合電路、射頻電路的PCB設(shè)計(jì)的基本知識(shí)、設(shè)計(jì)要求、方法和設(shè)計(jì)實(shí)例，以及PCB的散熱設(shè)計(jì)、PCB的可制造性與可測(cè)試性設(shè)計(jì)、PCB的ESD防護(hù)設(shè)計(jì)等。 本書內(nèi)容豐富，敘述詳盡清晰，圖文并茂，并通過大量的設(shè)計(jì)實(shí)例說明了PCB設(shè)計(jì)中的一些技巧與方法，以及應(yīng)該注意的問題，工程性好，實(shí)用性強(qiáng)。
印制電路板(PCB)設(shè)計(jì)技術(shù)與實(shí)踐-(第3版) 內(nèi)容簡(jiǎn)介
本書共15章，重點(diǎn)介紹了印制電路板（PCB）的焊盤、過孔、疊層、走線、接地、去耦合、電源電路、時(shí)鐘電路、模擬電路、高速數(shù)字電路、模數(shù)混合電路、射頻電路的PCB設(shè)計(jì)的基本知識(shí)、設(shè)計(jì)要求、方法和設(shè)計(jì)實(shí)例，以及PCB的散熱設(shè)計(jì)、PCB的可制造性與可測(cè)試性設(shè)計(jì)、PCB的ESD防護(hù)設(shè)計(jì)等。 本書內(nèi)容豐富，敘述詳盡清晰，圖文并茂，并通過大量的設(shè)計(jì)實(shí)例說明了PCB設(shè)計(jì)中的一些技巧與方法，以及應(yīng)該注意的問題，工程性好，實(shí)用性強(qiáng)。
印制電路板(PCB)設(shè)計(jì)技術(shù)與實(shí)踐-(第3版) 目錄
第1章 焊盤的設(shè)計(jì) 1
1.1 元器件在PCB上的安裝形式 1
1.1.1 元器件的單面安裝形式 1
1.1.2 元器件的雙面安裝形式 1
1.1.3 元器件之間的間距 2
1.1.4 元器件的布局形式 4
1.1.5 測(cè)試探針觸點(diǎn)/通孔尺寸 8
1.1.6 Mark（基準(zhǔn)點(diǎn)） 8
1.2 焊盤設(shè)計(jì)的一些基本要求 11
1.2.1 焊盤類型 11
1.2.2 焊盤尺寸 12
1.3 通孔插裝元器件的焊盤設(shè)計(jì) 12
1.3.1 插裝元器件的孔徑 12
1.3.2 焊盤形式與尺寸 13
1.3.3 跨距 13
1.3.4 常用插裝元器件的安裝孔徑和焊盤尺寸 14
1.4 SMD元器件的焊盤設(shè)計(jì) 15
1.4.1 片式電阻、片式電容、片式電感的焊盤設(shè)計(jì) 15
1.4.2 金屬電極的元件焊盤設(shè)計(jì) 18
1.4.3 SOT 23封裝的器件焊盤設(shè)計(jì) 19
1.4.4 SOT-5 DCK/SOT-5 DBV（5/6引腳）封裝的器件焊盤設(shè)計(jì) 19
1.4.5 SOT89封裝的器件焊盤設(shè)計(jì) 20
1.4.6 SOD 123封裝的器件焊盤設(shè)計(jì) 21
1.4.7 SOT 143封裝的器件焊盤設(shè)計(jì) 21
1.4.8 SOIC封裝的器件焊盤設(shè)計(jì) 21
1.4.9 SSOIC封裝的器件焊盤設(shè)計(jì) 22
1.4.10 SOPIC封裝的器件焊盤設(shè)計(jì) 22
1.4.11 TSOP封裝的器件焊盤設(shè)計(jì) 23
1.4.12 CFP封裝的器件焊盤設(shè)計(jì) 24
1.4.13 SOJ封裝的器件焊盤設(shè)計(jì) 24
1.4.14 PQFP封裝的器件焊盤設(shè)計(jì) 25
1.4.15 SQFP封裝的器件焊盤設(shè)計(jì) 25
1.4.16 CQFP封裝的器件焊盤設(shè)計(jì) 26
1.4.17 PLCC（方形）封裝的器件焊盤設(shè)計(jì) 27
1.4.18 QSOP（SBQ）封裝的器件焊盤設(shè)計(jì) 27
1.4.19 QFG32/48封裝的器件焊盤設(shè)計(jì) 27
1.5 DIP封裝的器件焊盤設(shè)計(jì) 28
1.6 BGA封裝的器件焊盤設(shè)計(jì) 29
1.6.1 BGA封裝簡(jiǎn)介 29
1.6.2 BGA表面焊盤的布局和尺寸 30
1.6.3 BGA過孔焊盤的布局和尺寸 33
1.6.4 BGA信號(hào)線間隙和走線寬度 34
1.6.5 BGA的PCB層數(shù) 35
1.6.6 ?BGA封裝的布線方式和過孔 36
1.6.7 Xilinx公司推薦的BGA、CSP和CCGA封裝的PCB焊盤設(shè)計(jì)規(guī)則 36
1.6.8 VFBGA焊盤設(shè)計(jì) 39
1.6.9 LFBGA 焊盤設(shè)計(jì) 40
1.7 UCSP封裝的器件焊盤設(shè)計(jì) 41
1.7.1 UCSP封裝結(jié)構(gòu) 42
1.7.2 UCSP焊盤結(jié)構(gòu)的設(shè)計(jì)原則和PCB制造規(guī)范 42
1.7.3 UCSP和WCSP焊盤設(shè)計(jì)實(shí)例 44
1.8 DirectFET封裝的器件焊盤設(shè)計(jì) 46
1.8.1 DirectFET封裝技術(shù)簡(jiǎn)介 46
1.8.2 Sx系列外形器件的焊盤設(shè)計(jì) 47
1.8.3 Mx系列外形器件的焊盤設(shè)計(jì) 48
1.8.4 Lx系列外形器件的焊盤設(shè)計(jì) 48
第2章 過孔 50
2.1 過孔模型 50
2.1.1 過孔類型 50
2.1.2 過孔電容 50
2.1.3 過孔電感 51
2.1.4 過孔的電流模型 51
2.1.5 典型過孔的R、L、C參數(shù) 52
2.2 過孔焊盤與孔徑的尺寸 52
2.2.1 過孔的尺寸 52
2.2.2 高密度互連盲孔的結(jié)構(gòu)與尺寸 54
2.2.3 高密度互連復(fù)合通孔的結(jié)構(gòu)與尺寸 56
2.2.4 高密度互連內(nèi)核埋孔的結(jié)構(gòu)與尺寸 57
2.3 過孔與焊盤圖形的關(guān)系 58
2.3.1 過孔與SMT焊盤圖形的關(guān)系 58
2.3.2 過孔到金手指的距離 59
2.4 微過孔 59
2.5 背鉆 60
2.5.1 背鉆技術(shù)簡(jiǎn)介 60
2.5.2 背鉆設(shè)計(jì)規(guī)則 61
第3章 PCB的疊層設(shè)計(jì) 65
3.1 PCB疊層設(shè)計(jì)的一般原則 65
3.2 多層板工藝 67
3.2.1 層壓多層板工藝 67
3.2.2 HDI印制板 68
3.2.3 BUM（積層法多層板）工藝 70
3.3 多層板的設(shè)計(jì) 71
3.3.1 4層板的設(shè)計(jì) 71
3.3.2 6層板的設(shè)計(jì) 72
3.3.3 8層板的設(shè)計(jì) 73
3.3.4 10層板的設(shè)計(jì) 74
3.4 利用PCB疊層設(shè)計(jì)抑制EMI輻射 76
3.4.1 PCB的輻射源 76
3.4.2 共模EMI的抑制 77
3.4.3 設(shè)計(jì)多電源層抑制EMI 78
3.4.4 利用拼接電容抑制EMI 78
3.4.5 利用邊緣防護(hù)技術(shù)抑制EMI 81
3.4.6 利用內(nèi)層電容抑制EMI 82
3.4.7 PCB疊層設(shè)計(jì)實(shí)例 83
3.5 PCB電源/地平面 85
3.5.1 PCB電源/地平面的功能和設(shè)計(jì)原則 85
3.5.2 PCB電源/地平面疊層和層序 86
3.5.3 PCB電源/地平面的疊層電容 90
3.5.4 PCB電源/地平面的層耦合 90
3.5.5 PCB電源/地平面的諧振 91
3.6 利用EBG結(jié)構(gòu)降低PCB電源/地平面的EMI 92
3.6.1 EBG結(jié)構(gòu)簡(jiǎn)介 92
3.6.2 EBG結(jié)構(gòu)的電路模型 96
3.6.3 支撐介質(zhì)對(duì)平面型EBG結(jié)構(gòu)帶隙特性的影響 98
3.6.4 利用EBG結(jié)構(gòu)抑制SSN噪聲 101
第4章 走線 103
4.1 寄生天線的電磁輻射干擾 103
4.1.1 電磁干擾源的類型 103
4.1.2 天線的輻射特性 103
4.1.3 寄生天線 106
4.2 PCB上走線間的串?dāng)_ 107
4.2.1 互容 107
4.2.2 互感 108
4.2.3 拐點(diǎn)頻率和互阻抗模型 110
4.2.4 串?dāng)_類型 111
4.2.5 減小PCB上串?dāng)_的一些措施 112
4.3 PCB傳輸線的拓?fù)浣Y(jié)構(gòu) 115
4.3.1 PCB傳輸線簡(jiǎn)介 115
4.3.2 微帶線 115
4.3.3 埋入式微帶線 116
4.3.4 單帶狀線 117
4.3.5 雙帶狀線或非對(duì)稱帶狀線 117
4.3.6 差分微帶線和差分帶狀線 118
4.3.7 傳輸延時(shí)與介電常數(shù)?r的關(guān)系 119
4.3.8 PCB傳輸線設(shè)計(jì)與制作中應(yīng)注意的一些問題 119
4.4 低電壓差分信號(hào)（LVDS）的布線 125
4.4.1 LVDS布線的一般原則 125
4.4.2 LVDS的PCB走線設(shè)計(jì) 127
4.4.3 LVDS的PCB過孔設(shè)計(jì) 131
4.5 PCB布線的一般原則 132
4.5.1 控制走線方向 132
4.5.2 檢查走線的開環(huán)和閉環(huán) 132
4.5.3 控制走線的長(zhǎng)度 133
4.5.4 控制走線分支的長(zhǎng)度 134
4.5.5 拐角設(shè)計(jì) 134
4.5.6 差分對(duì)走線 135
4.5.7 控制PCB導(dǎo)線的阻抗和走線終端匹配 136
4.5.8 設(shè)計(jì)接地保護(hù)走線 136
4.5.9 防止走線諧振 137
4.5.10 布線的一些工藝要求 137
第5章 接地 141
5.1 地線的定義 141
5.2 地線阻抗引起的干擾 141
5.2.1 地線的阻抗 141
5.2.2 公共阻抗耦合干擾 147
5.3 地環(huán)路引起的干擾 148
5.3.1 地環(huán)路干擾 148
5.3.2 產(chǎn)生地環(huán)路電流的原因 149
5.4 接地的分類 150
5.4.1 安全接地 150
5.4.2 信號(hào)接地 150
5.4.3 電路接地 151
5.4.4 設(shè)備接地 152
5.4.5 系統(tǒng)接地 153
5.5 接地的方式 153
5.5.1 單點(diǎn)接地 153
5.5.2 多點(diǎn)接地 155
5.5.3 混合接地 156
5.5.4 懸浮接地 157
5.6 接地系統(tǒng)的設(shè)計(jì)原則 157
5.6.1 理想的接地要求 158
5.6.2 接地系統(tǒng)設(shè)計(jì)的一般規(guī)則 158
5.7 地線PCB布局的一些技巧 159
5.7.1 參考面 159
5.7.2 避免接地平面開槽 160
5.7.3 接地點(diǎn)的相互距離 162
5.7.4 地線網(wǎng)絡(luò) 163
5.7.5 電源線和地線的柵格 164
5.7.6 電源線和地線的指狀布局形式 166
5.7.7 *小化環(huán)面積 167
5.7.8 按電路功能分割接地平面 169
5.7.9 局部接地平面 170
5.7.10 參考層的重疊 172
5.7.11 20H原則 173
第6章 去耦合 175
6.1 去耦濾波器電路的結(jié)構(gòu)與特性 175
6.1.1 典型的RC和LC去耦濾波器電路結(jié)構(gòu) 175
6.1.2 去耦濾波器電路的特性 177
6.2 RLC元件的射頻特性 179
6.2.1 電阻（器）的射頻特性 179
6.2.2 電容（器）的射頻特性 179
6.2.3 電感（器）的射頻特性 180
6.2.4 串聯(lián)RLC電路的阻抗特性 181
6.2.5 并聯(lián)RLC電路的阻抗特性 181
6.3 去耦電容器的PCB布局設(shè)計(jì) 182
6.3.1 去耦電容器的安裝位置 182
6.3.2 去耦電容器的并聯(lián)和反諧振 188
6.4 使用去耦電容降低IC的電源阻抗 192
6.4.1 電源阻抗的計(jì)算模型 192
6.4.2 IC電源阻抗的計(jì)算 193
6.4.3 電容器靠近IC放置的允許距離 194
6.5 PDN中的去耦電容 198
6.5.1 去耦電容器的電流供應(yīng)模式 198
6.5.2 IC電源的目標(biāo)阻抗 199
6.5.3 去耦電容器組合的阻抗特性 200
6.5.4 PCB上的目標(biāo)阻抗 202
6.6 去耦電容器的容量計(jì)算 203
6.6.1 計(jì)算去耦電容器容量的模型 203
6.6.2 確定目標(biāo)阻抗 204
6.6.3 確定大容量電容器的容量 204
6.6.4 確定板電容器的容量 205
6.6.5 確定板電容器的安裝位置 206
6.6.6 減少ESLcap 207
6.6.7 m?級(jí)超低目標(biāo)阻抗設(shè)計(jì) 208
6.7 片狀三端子電容器的PCB布局設(shè)計(jì) 208
6.7.1 片狀三端子電容器的頻率特性 208
6.7.2 使用三端子電容器減小ESL 210
6.7.3 三端子電容器的PCB布局與等效電路 210
6.7.4 三端子電容器的應(yīng)用 212
6.8 X2Y?電容器的PCB布局設(shè)計(jì) 213
6.8.1 采用X2Y?電容器替換穿心式電容器 213
6.8.2 X2Y電容器的封裝形式和尺寸 213
6.8.3 X2Y電容器的應(yīng)用與PCB布局 214
6.9 鐵氧體磁珠的PCB布局設(shè)計(jì) 216
6.9.1 鐵氧體磁珠的基本特性 216
6.9.2 片式鐵氧體磁珠 217
6.9.3 鐵氧體磁珠的選擇 219
6.9.4 鐵氧體磁珠在電路中的應(yīng)用 220
6.9.5 鐵氧體磁珠的安裝位置 221
6.9.6 利用鐵氧體磁珠為FPGA設(shè)計(jì)電源隔離濾波器 222
6.10 小型電源平面“島”供電技術(shù) 229
6.11 掩埋式電容技術(shù) 229
6.11.1 掩埋式電容技術(shù)簡(jiǎn)介 229
6.11.2 使用掩埋式電容技術(shù)的PCB布局實(shí)例 230
6.12 可藏于PCB基板內(nèi)的電容器 232
第7章 電源電路設(shè)計(jì)實(shí)例 233
7.1 開關(guān)型調(diào)節(jié)器PCB布局的基本原則 233
7.1.1 接地 233
7.1.2 合理布局穩(wěn)壓元件 234
7.1.3 將寄生電容和寄生電感減至*小 235
7.1.4 創(chuàng)建切實(shí)可行的電路板布局 236
7.1.5 電路板的層數(shù) 237
7.2 DC-DC轉(zhuǎn)換器的PCB布局設(shè)計(jì)指南 237
7.2.1 DC-DC轉(zhuǎn)換器的EMI輻射源 237
7.2.2 DC-DC轉(zhuǎn)換器的PCB布局的一般原則 238
7.2.3 DC-DC轉(zhuǎn)換器的PCB布局注意事項(xiàng) 239
7.2.4 減小DC-DC變換器中的接地反彈 245
7.2.5 基于MAX1954的DC-DC轉(zhuǎn)換器PCB設(shè)計(jì)實(shí)例 251
7.2.6 基于ADP1850的DC-DC降壓調(diào)節(jié)器PCB設(shè)計(jì)實(shí)例 254
7.2.7 DPA-Switch DC-DC轉(zhuǎn)換器的PCB設(shè)計(jì)實(shí)例 258
7.3 開關(guān)電源的PCB設(shè)計(jì) 260
7.3.1 開關(guān)電源PCB的常用材料 260
7.3.2 開關(guān)
1.1 元器件在PCB上的安裝形式 1
1.1.1 元器件的單面安裝形式 1
1.1.2 元器件的雙面安裝形式 1
1.1.3 元器件之間的間距 2
1.1.4 元器件的布局形式 4
1.1.5 測(cè)試探針觸點(diǎn)/通孔尺寸 8
1.1.6 Mark（基準(zhǔn)點(diǎn)） 8
1.2 焊盤設(shè)計(jì)的一些基本要求 11
1.2.1 焊盤類型 11
1.2.2 焊盤尺寸 12
1.3 通孔插裝元器件的焊盤設(shè)計(jì) 12
1.3.1 插裝元器件的孔徑 12
1.3.2 焊盤形式與尺寸 13
1.3.3 跨距 13
1.3.4 常用插裝元器件的安裝孔徑和焊盤尺寸 14
1.4 SMD元器件的焊盤設(shè)計(jì) 15
1.4.1 片式電阻、片式電容、片式電感的焊盤設(shè)計(jì) 15
1.4.2 金屬電極的元件焊盤設(shè)計(jì) 18
1.4.3 SOT 23封裝的器件焊盤設(shè)計(jì) 19
1.4.4 SOT-5 DCK/SOT-5 DBV（5/6引腳）封裝的器件焊盤設(shè)計(jì) 19
1.4.5 SOT89封裝的器件焊盤設(shè)計(jì) 20
1.4.6 SOD 123封裝的器件焊盤設(shè)計(jì) 21
1.4.7 SOT 143封裝的器件焊盤設(shè)計(jì) 21
1.4.8 SOIC封裝的器件焊盤設(shè)計(jì) 21
1.4.9 SSOIC封裝的器件焊盤設(shè)計(jì) 22
1.4.10 SOPIC封裝的器件焊盤設(shè)計(jì) 22
1.4.11 TSOP封裝的器件焊盤設(shè)計(jì) 23
1.4.12 CFP封裝的器件焊盤設(shè)計(jì) 24
1.4.13 SOJ封裝的器件焊盤設(shè)計(jì) 24
1.4.14 PQFP封裝的器件焊盤設(shè)計(jì) 25
1.4.15 SQFP封裝的器件焊盤設(shè)計(jì) 25
1.4.16 CQFP封裝的器件焊盤設(shè)計(jì) 26
1.4.17 PLCC（方形）封裝的器件焊盤設(shè)計(jì) 27
1.4.18 QSOP（SBQ）封裝的器件焊盤設(shè)計(jì) 27
1.4.19 QFG32/48封裝的器件焊盤設(shè)計(jì) 27
1.5 DIP封裝的器件焊盤設(shè)計(jì) 28
1.6 BGA封裝的器件焊盤設(shè)計(jì) 29
1.6.1 BGA封裝簡(jiǎn)介 29
1.6.2 BGA表面焊盤的布局和尺寸 30
1.6.3 BGA過孔焊盤的布局和尺寸 33
1.6.4 BGA信號(hào)線間隙和走線寬度 34
1.6.5 BGA的PCB層數(shù) 35
1.6.6 ?BGA封裝的布線方式和過孔 36
1.6.7 Xilinx公司推薦的BGA、CSP和CCGA封裝的PCB焊盤設(shè)計(jì)規(guī)則 36
1.6.8 VFBGA焊盤設(shè)計(jì) 39
1.6.9 LFBGA 焊盤設(shè)計(jì) 40
1.7 UCSP封裝的器件焊盤設(shè)計(jì) 41
1.7.1 UCSP封裝結(jié)構(gòu) 42
1.7.2 UCSP焊盤結(jié)構(gòu)的設(shè)計(jì)原則和PCB制造規(guī)范 42
1.7.3 UCSP和WCSP焊盤設(shè)計(jì)實(shí)例 44
1.8 DirectFET封裝的器件焊盤設(shè)計(jì) 46
1.8.1 DirectFET封裝技術(shù)簡(jiǎn)介 46
1.8.2 Sx系列外形器件的焊盤設(shè)計(jì) 47
1.8.3 Mx系列外形器件的焊盤設(shè)計(jì) 48
1.8.4 Lx系列外形器件的焊盤設(shè)計(jì) 48
第2章 過孔 50
2.1 過孔模型 50
2.1.1 過孔類型 50
2.1.2 過孔電容 50
2.1.3 過孔電感 51
2.1.4 過孔的電流模型 51
2.1.5 典型過孔的R、L、C參數(shù) 52
2.2 過孔焊盤與孔徑的尺寸 52
2.2.1 過孔的尺寸 52
2.2.2 高密度互連盲孔的結(jié)構(gòu)與尺寸 54
2.2.3 高密度互連復(fù)合通孔的結(jié)構(gòu)與尺寸 56
2.2.4 高密度互連內(nèi)核埋孔的結(jié)構(gòu)與尺寸 57
2.3 過孔與焊盤圖形的關(guān)系 58
2.3.1 過孔與SMT焊盤圖形的關(guān)系 58
2.3.2 過孔到金手指的距離 59
2.4 微過孔 59
2.5 背鉆 60
2.5.1 背鉆技術(shù)簡(jiǎn)介 60
2.5.2 背鉆設(shè)計(jì)規(guī)則 61
第3章 PCB的疊層設(shè)計(jì) 65
3.1 PCB疊層設(shè)計(jì)的一般原則 65
3.2 多層板工藝 67
3.2.1 層壓多層板工藝 67
3.2.2 HDI印制板 68
3.2.3 BUM（積層法多層板）工藝 70
3.3 多層板的設(shè)計(jì) 71
3.3.1 4層板的設(shè)計(jì) 71
3.3.2 6層板的設(shè)計(jì) 72
3.3.3 8層板的設(shè)計(jì) 73
3.3.4 10層板的設(shè)計(jì) 74
3.4 利用PCB疊層設(shè)計(jì)抑制EMI輻射 76
3.4.1 PCB的輻射源 76
3.4.2 共模EMI的抑制 77
3.4.3 設(shè)計(jì)多電源層抑制EMI 78
3.4.4 利用拼接電容抑制EMI 78
3.4.5 利用邊緣防護(hù)技術(shù)抑制EMI 81
3.4.6 利用內(nèi)層電容抑制EMI 82
3.4.7 PCB疊層設(shè)計(jì)實(shí)例 83
3.5 PCB電源/地平面 85
3.5.1 PCB電源/地平面的功能和設(shè)計(jì)原則 85
3.5.2 PCB電源/地平面疊層和層序 86
3.5.3 PCB電源/地平面的疊層電容 90
3.5.4 PCB電源/地平面的層耦合 90
3.5.5 PCB電源/地平面的諧振 91
3.6 利用EBG結(jié)構(gòu)降低PCB電源/地平面的EMI 92
3.6.1 EBG結(jié)構(gòu)簡(jiǎn)介 92
3.6.2 EBG結(jié)構(gòu)的電路模型 96
3.6.3 支撐介質(zhì)對(duì)平面型EBG結(jié)構(gòu)帶隙特性的影響 98
3.6.4 利用EBG結(jié)構(gòu)抑制SSN噪聲 101
第4章 走線 103
4.1 寄生天線的電磁輻射干擾 103
4.1.1 電磁干擾源的類型 103
4.1.2 天線的輻射特性 103
4.1.3 寄生天線 106
4.2 PCB上走線間的串?dāng)_ 107
4.2.1 互容 107
4.2.2 互感 108
4.2.3 拐點(diǎn)頻率和互阻抗模型 110
4.2.4 串?dāng)_類型 111
4.2.5 減小PCB上串?dāng)_的一些措施 112
4.3 PCB傳輸線的拓?fù)浣Y(jié)構(gòu) 115
4.3.1 PCB傳輸線簡(jiǎn)介 115
4.3.2 微帶線 115
4.3.3 埋入式微帶線 116
4.3.4 單帶狀線 117
4.3.5 雙帶狀線或非對(duì)稱帶狀線 117
4.3.6 差分微帶線和差分帶狀線 118
4.3.7 傳輸延時(shí)與介電常數(shù)?r的關(guān)系 119
4.3.8 PCB傳輸線設(shè)計(jì)與制作中應(yīng)注意的一些問題 119
4.4 低電壓差分信號(hào)（LVDS）的布線 125
4.4.1 LVDS布線的一般原則 125
4.4.2 LVDS的PCB走線設(shè)計(jì) 127
4.4.3 LVDS的PCB過孔設(shè)計(jì) 131
4.5 PCB布線的一般原則 132
4.5.1 控制走線方向 132
4.5.2 檢查走線的開環(huán)和閉環(huán) 132
4.5.3 控制走線的長(zhǎng)度 133
4.5.4 控制走線分支的長(zhǎng)度 134
4.5.5 拐角設(shè)計(jì) 134
4.5.6 差分對(duì)走線 135
4.5.7 控制PCB導(dǎo)線的阻抗和走線終端匹配 136
4.5.8 設(shè)計(jì)接地保護(hù)走線 136
4.5.9 防止走線諧振 137
4.5.10 布線的一些工藝要求 137
第5章 接地 141
5.1 地線的定義 141
5.2 地線阻抗引起的干擾 141
5.2.1 地線的阻抗 141
5.2.2 公共阻抗耦合干擾 147
5.3 地環(huán)路引起的干擾 148
5.3.1 地環(huán)路干擾 148
5.3.2 產(chǎn)生地環(huán)路電流的原因 149
5.4 接地的分類 150
5.4.1 安全接地 150
5.4.2 信號(hào)接地 150
5.4.3 電路接地 151
5.4.4 設(shè)備接地 152
5.4.5 系統(tǒng)接地 153
5.5 接地的方式 153
5.5.1 單點(diǎn)接地 153
5.5.2 多點(diǎn)接地 155
5.5.3 混合接地 156
5.5.4 懸浮接地 157
5.6 接地系統(tǒng)的設(shè)計(jì)原則 157
5.6.1 理想的接地要求 158
5.6.2 接地系統(tǒng)設(shè)計(jì)的一般規(guī)則 158
5.7 地線PCB布局的一些技巧 159
5.7.1 參考面 159
5.7.2 避免接地平面開槽 160
5.7.3 接地點(diǎn)的相互距離 162
5.7.4 地線網(wǎng)絡(luò) 163
5.7.5 電源線和地線的柵格 164
5.7.6 電源線和地線的指狀布局形式 166
5.7.7 *小化環(huán)面積 167
5.7.8 按電路功能分割接地平面 169
5.7.9 局部接地平面 170
5.7.10 參考層的重疊 172
5.7.11 20H原則 173
第6章 去耦合 175
6.1 去耦濾波器電路的結(jié)構(gòu)與特性 175
6.1.1 典型的RC和LC去耦濾波器電路結(jié)構(gòu) 175
6.1.2 去耦濾波器電路的特性 177
6.2 RLC元件的射頻特性 179
6.2.1 電阻（器）的射頻特性 179
6.2.2 電容（器）的射頻特性 179
6.2.3 電感（器）的射頻特性 180
6.2.4 串聯(lián)RLC電路的阻抗特性 181
6.2.5 并聯(lián)RLC電路的阻抗特性 181
6.3 去耦電容器的PCB布局設(shè)計(jì) 182
6.3.1 去耦電容器的安裝位置 182
6.3.2 去耦電容器的并聯(lián)和反諧振 188
6.4 使用去耦電容降低IC的電源阻抗 192
6.4.1 電源阻抗的計(jì)算模型 192
6.4.2 IC電源阻抗的計(jì)算 193
6.4.3 電容器靠近IC放置的允許距離 194
6.5 PDN中的去耦電容 198
6.5.1 去耦電容器的電流供應(yīng)模式 198
6.5.2 IC電源的目標(biāo)阻抗 199
6.5.3 去耦電容器組合的阻抗特性 200
6.5.4 PCB上的目標(biāo)阻抗 202
6.6 去耦電容器的容量計(jì)算 203
6.6.1 計(jì)算去耦電容器容量的模型 203
6.6.2 確定目標(biāo)阻抗 204
6.6.3 確定大容量電容器的容量 204
6.6.4 確定板電容器的容量 205
6.6.5 確定板電容器的安裝位置 206
6.6.6 減少ESLcap 207
6.6.7 m?級(jí)超低目標(biāo)阻抗設(shè)計(jì) 208
6.7 片狀三端子電容器的PCB布局設(shè)計(jì) 208
6.7.1 片狀三端子電容器的頻率特性 208
6.7.2 使用三端子電容器減小ESL 210
6.7.3 三端子電容器的PCB布局與等效電路 210
6.7.4 三端子電容器的應(yīng)用 212
6.8 X2Y?電容器的PCB布局設(shè)計(jì) 213
6.8.1 采用X2Y?電容器替換穿心式電容器 213
6.8.2 X2Y電容器的封裝形式和尺寸 213
6.8.3 X2Y電容器的應(yīng)用與PCB布局 214
6.9 鐵氧體磁珠的PCB布局設(shè)計(jì) 216
6.9.1 鐵氧體磁珠的基本特性 216
6.9.2 片式鐵氧體磁珠 217
6.9.3 鐵氧體磁珠的選擇 219
6.9.4 鐵氧體磁珠在電路中的應(yīng)用 220
6.9.5 鐵氧體磁珠的安裝位置 221
6.9.6 利用鐵氧體磁珠為FPGA設(shè)計(jì)電源隔離濾波器 222
6.10 小型電源平面“島”供電技術(shù) 229
6.11 掩埋式電容技術(shù) 229
6.11.1 掩埋式電容技術(shù)簡(jiǎn)介 229
6.11.2 使用掩埋式電容技術(shù)的PCB布局實(shí)例 230
6.12 可藏于PCB基板內(nèi)的電容器 232
第7章 電源電路設(shè)計(jì)實(shí)例 233
7.1 開關(guān)型調(diào)節(jié)器PCB布局的基本原則 233
7.1.1 接地 233
7.1.2 合理布局穩(wěn)壓元件 234
7.1.3 將寄生電容和寄生電感減至*小 235
7.1.4 創(chuàng)建切實(shí)可行的電路板布局 236
7.1.5 電路板的層數(shù) 237
7.2 DC-DC轉(zhuǎn)換器的PCB布局設(shè)計(jì)指南 237
7.2.1 DC-DC轉(zhuǎn)換器的EMI輻射源 237
7.2.2 DC-DC轉(zhuǎn)換器的PCB布局的一般原則 238
7.2.3 DC-DC轉(zhuǎn)換器的PCB布局注意事項(xiàng) 239
7.2.4 減小DC-DC變換器中的接地反彈 245
7.2.5 基于MAX1954的DC-DC轉(zhuǎn)換器PCB設(shè)計(jì)實(shí)例 251
7.2.6 基于ADP1850的DC-DC降壓調(diào)節(jié)器PCB設(shè)計(jì)實(shí)例 254
7.2.7 DPA-Switch DC-DC轉(zhuǎn)換器的PCB設(shè)計(jì)實(shí)例 258
7.3 開關(guān)電源的PCB設(shè)計(jì) 260
7.3.1 開關(guān)電源PCB的常用材料 260
7.3.2 開關(guān)
展開全部
印制電路板(PCB)設(shè)計(jì)技術(shù)與實(shí)踐-(第3版) 作者簡(jiǎn)介
黃智偉（1952.08—），曾擔(dān)任衡陽市電子研究所所長(zhǎng)、南華大學(xué)教授、衡陽市專家委員會(huì)委員，獲評(píng)南華大學(xué)師德標(biāo)兵，主持和參與完成“計(jì)算機(jī)無線數(shù)據(jù)通訊網(wǎng)卡”等科研課題20多項(xiàng)，申請(qǐng)專利8項(xiàng)，擁有軟件著作權(quán)2項(xiàng)，發(fā)表論文120多篇，出版著作27部，主編出版教材21本。
書友推薦
- >
伊索寓言-世界文學(xué)名著典藏-全譯本
- >
月亮虎
- >
小考拉的故事-套裝共3冊(cè)
- >
月亮與六便士
- >
中國(guó)人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
伯納黛特,你要去哪(2021新版)
- >
巴金－再思錄
- >
名家?guī)阕x魯迅:故事新編
本類暢銷
