中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
計算機邏輯設計 版權信息
- ISBN：9787115382412
- 條形碼：9787115382412 ; 978-7-115-38241-2
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
計算機邏輯設計 本書特色
本書主要介紹計算機邏輯分析和設計的基本理論和方法，包括開關理論基礎、邏輯器件、組合邏輯的分析與設計方法、時序邏輯的分析與設計方法。淡化了具體芯片的功能，而強化了邏輯設計對于硬件構成的作用。并通過對eda環境及語言的介紹，使得讀者方便的對計算機邏輯設計進行實踐操作。全書共分為9章，其內容包括：開關理論基礎、邏輯電路器件、邏輯函數優化、組合邏輯的分析與設計、時序邏輯構件、時序邏輯的分析與設計、綜合邏輯設計、邏輯設計的vhdl語言、邏輯設計環境及實例。 本書結合了作者多年的教學實踐經驗，吸取了國內外有關名著、資料之精華，目標明確，突出重點，與計算機專業相關課程銜接緊密。含有大量例題與習題，適合讀者邊學邊練。本書可作為計算機本科及相關專業的計算機邏輯基礎（原數字電路）等課程的教材。也適合本科生及研究生研究學習計算機邏輯設計方法的參考書。
計算機邏輯設計 內容簡介
1.著重強化邏輯的分析與設計方法，側重使用eda軟件進行邏輯設計 2.加強硬件描述語言的應用，并配合實例進行設計介紹 3.加強當前實際應用中器件的介紹，而對過于陳舊的電子器件的介紹有所削弱 4.本書主要介紹計算機邏輯分析和設計的基本理論和方法，包括開關理論基礎、邏輯器件、組合邏輯的分析與設計方法、時序邏輯的分析與設計方法。淡化了具體芯片的功能，而強化了邏輯設計對于硬件構成的作用。并通過對eda環境及語言的介紹，使得讀者方便的對計算機邏輯設計進行實踐操作。全書共分為9章，其內容包括：開關理論基礎、邏輯電路器件、邏輯函數優化、組合邏輯的分析與設計、時序邏輯構件、時序邏輯的分析與設計、綜合邏輯設計、邏輯設計的vhdl語言、邏輯設計環境及實例。
計算機邏輯設計 目錄
目錄
第1章 開關理論基礎 1
1.1 硬件技術概述 1
1.2 數制與編碼 4
1.2.1 進制與二進制 4
1.2.2 進制間數值的相互轉換 5
1.2.3 二-十進制碼 8
1.2.4 數的編碼 9
1.2.5 其他編碼 12
1.3 開關邏輯理論 13
1.3.1 基本邏輯運算 14
1.3.2 復合邏輯運算 18
1.3.3 基本定律和規則 21
1.3.4 邏輯函數的標準形式 25
1.3.5 邏輯函數的等價轉換 32
1.4 小結 33
習題 34
第2章 邏輯電路元器件 36
2.1 晶體管開關原理 36
2.2 nmos 邏輯門 41
2.3 cmos 邏輯門 43
2.4 晶體管邏輯電路的性質 46
2.4.1 邏輯電路的等效電阻 46
2.4.2 邏輯電路的傳輸特性 46
2.4.3 邏輯電路的動態性質 48
2.4.4 邏輯電路的功耗性質 49
2.4.5 邏輯電路的負載特性 50
2.5 緩沖器、傳輸門和三態門 52
2.6 正邏輯與負邏輯 54
2.7 7400系列標準芯片 55
2.8 可編程邏輯器件 57
2.8.1 可編程邏輯陣列（pla） 57
2.8.2 可編程陣列邏輯 (pal) 59
2.8.3 陣列的編程 61
2.8.4 復雜可編程邏輯器件（cpld） 62
2.8.5 可編程邏輯器件（pld)的實現 64
2.8.6 現場可編程門陣列(fpga) 68
2.8.7 現場可編程門陣列（fpga）的實現 71
2.9 定制芯片、標準單元和門陣列 73
2.10 小結 75
習題 76
第3章 邏輯函數優化 79
3.1 公式法化簡 79
3.2 卡諾圖法化簡 81
3.2.1 卡諾圖的構成 81
3.2.2 卡諾圖表示邏輯函數 82
3.2.3 卡諾圖上合并*小項 83
3.2.4 卡諾圖化簡邏輯函數 84
3.2.5 卡諾圖法與公式法 89
3.2.6不完全確定的邏輯函數及其化簡 90
3.2.7多輸出邏輯函數的化簡 92
3.3 列表法化簡 93
3.4 小結 98
習題 99
第4章 組合邏輯的分析與設計 101
4.1 小型組合邏輯的分析 101
4.2 小型組合邏輯的設計 103
4.3 邏輯運算元件 109
4.3.1 多路選擇器 109
4.3.2 編碼器 116
4.3.3 譯碼器 117
4.3.4 碼型轉換器 122
4.4 算術運算元件 123
4.4.1 加法器 123
4.4.2 加/減法器 130
4.4.3 比較器 132
4.4.4 乘法器 135
4.5 中型組合邏輯的分析與設計 140
4.6 小結 147
習題 148
第5章 時序邏輯元件 152
5.1 雙穩態存儲單元 153
5.2 鎖存器 155
5.2.1 基本rs鎖存器 155
5.2.2 門控rs鎖存器 157
5.2.3 門控d 鎖存器 159
5.3 觸發器 160
5.3.1 主從d 觸發器 160
5.3.2 主從rs觸發器 162
5.3.3 邊沿觸發的d 觸發器 163
5.3.4 帶清零和置數信號的d 觸發器 164
5.3.5 t觸發器 167
5.3.6 jk觸發器 168
5.4 寄存器 169
5.4.1 移位寄存器 169
5.4.2 雙向移位寄存器 171
5.5 計數器 173
5.5.1 異步計數器 173
5.5.2 同步計數器 175
5.5.3 并行置數計數器 178
5.5.4 二-十進制計數器 181
5.6 寄存器型計數器 182
5.6.1 環形計數器 182
5.6.2 扭環形計數器 183
5.7 小結 184
習題 185
第6章 時序邏輯分析與設計 188
6.1 同步時序邏輯的分析 188
6.1.1小型同步時序邏輯分析實例 189
6.1.2中型同步時序邏輯分析 197
6.2 時序邏輯元件的功能變換 200
6.3 同步時序邏輯的設計 204
6.3.1 小型同步時序邏輯設計實例 204
6.3.2 串行加法器的設計 216
6.3.3 計數器的設計 220
6.3.4 中型同步時序邏輯設計 229
6.3.5 狀態化簡 235
6.4 異步時序邏輯的分析 242
6.5 小結 245
習題 246
第7章 綜合邏輯設計 254
7.1 算法狀態機 254
7.2 算術邏輯單元結構的設計 261
7.3 總線結構的設計 265
7.4 存儲部件的設計 272
7.5 小結 277
習題 278
第8章 邏輯設計的vhdl語言 281
8.1 vhdl入門需掌握的基本知識 281
8.2 命名規則和注釋 282
8.3 對象及其說明、運算和賦值 282
8.3.1 信號、變量和常量 282
8.3.2 數據類型 283
8.3.3 信號、變量和常量的說明 284
8.3.4 常用運算符 285
8.3.5 賦值語句 287
8.4 if語句、case語句和process語句的使用 287
8.4.1 if 語句 288
8.4.2 process語句 290
8.4.3 case語句 295
8.5 設計實體 298
8.5.1 實體（entity） 298
8.5.2 結構體(architecture) 300
8.6 層次結構設計 304
8.6.1 component語句和port map語句 305
8.6.2 用層次結構設計方法設計一個與或門 306
8.7 一個通用寄存器組的設計 309
8.7.1 設計要求 309
8.7.2 設計方案 309
8.7.3 設計實現 309
8.8 用vhdl語言設計硬件的幾點建議 313
8.9 小結 314
習題 315
第9章 邏輯設計環境及實例 329
9.1 在quartus ii 9.0中用原理圖實現的設計實例 329
9.1.1 基本門路設計 329
9.1.2 加法器設計 336
9.2 在quartus ii 9.0中用vhdl語言的設計實例 338
9.2.1 編碼器的設計 338
9.2.2 譯碼器的設計 339
9.2.3 寄存器的設計 340
9.2.4 計數器的設計 342
9.2.5 分頻器的設計 343
9.3 在quartus ii 9.0中的數字系統綜合設計實例 345
9.3.1 掃描數碼管顯示 345
9.3.2 交通燈控制器的設計實現 348
9.4 小結 352
第1章 開關理論基礎 1
1.1 硬件技術概述 1
1.2 數制與編碼 4
1.2.1 進制與二進制 4
1.2.2 進制間數值的相互轉換 5
1.2.3 二-十進制碼 8
1.2.4 數的編碼 9
1.2.5 其他編碼 12
1.3 開關邏輯理論 13
1.3.1 基本邏輯運算 14
1.3.2 復合邏輯運算 18
1.3.3 基本定律和規則 21
1.3.4 邏輯函數的標準形式 25
1.3.5 邏輯函數的等價轉換 32
1.4 小結 33
習題 34
第2章 邏輯電路元器件 36
2.1 晶體管開關原理 36
2.2 nmos 邏輯門 41
2.3 cmos 邏輯門 43
2.4 晶體管邏輯電路的性質 46
2.4.1 邏輯電路的等效電阻 46
2.4.2 邏輯電路的傳輸特性 46
2.4.3 邏輯電路的動態性質 48
2.4.4 邏輯電路的功耗性質 49
2.4.5 邏輯電路的負載特性 50
2.5 緩沖器、傳輸門和三態門 52
2.6 正邏輯與負邏輯 54
2.7 7400系列標準芯片 55
2.8 可編程邏輯器件 57
2.8.1 可編程邏輯陣列（pla） 57
2.8.2 可編程陣列邏輯 (pal) 59
2.8.3 陣列的編程 61
2.8.4 復雜可編程邏輯器件（cpld） 62
2.8.5 可編程邏輯器件（pld)的實現 64
2.8.6 現場可編程門陣列(fpga) 68
2.8.7 現場可編程門陣列（fpga）的實現 71
2.9 定制芯片、標準單元和門陣列 73
2.10 小結 75
習題 76
第3章 邏輯函數優化 79
3.1 公式法化簡 79
3.2 卡諾圖法化簡 81
3.2.1 卡諾圖的構成 81
3.2.2 卡諾圖表示邏輯函數 82
3.2.3 卡諾圖上合并*小項 83
3.2.4 卡諾圖化簡邏輯函數 84
3.2.5 卡諾圖法與公式法 89
3.2.6不完全確定的邏輯函數及其化簡 90
3.2.7多輸出邏輯函數的化簡 92
3.3 列表法化簡 93
3.4 小結 98
習題 99
第4章 組合邏輯的分析與設計 101
4.1 小型組合邏輯的分析 101
4.2 小型組合邏輯的設計 103
4.3 邏輯運算元件 109
4.3.1 多路選擇器 109
4.3.2 編碼器 116
4.3.3 譯碼器 117
4.3.4 碼型轉換器 122
4.4 算術運算元件 123
4.4.1 加法器 123
4.4.2 加/減法器 130
4.4.3 比較器 132
4.4.4 乘法器 135
4.5 中型組合邏輯的分析與設計 140
4.6 小結 147
習題 148
第5章 時序邏輯元件 152
5.1 雙穩態存儲單元 153
5.2 鎖存器 155
5.2.1 基本rs鎖存器 155
5.2.2 門控rs鎖存器 157
5.2.3 門控d 鎖存器 159
5.3 觸發器 160
5.3.1 主從d 觸發器 160
5.3.2 主從rs觸發器 162
5.3.3 邊沿觸發的d 觸發器 163
5.3.4 帶清零和置數信號的d 觸發器 164
5.3.5 t觸發器 167
5.3.6 jk觸發器 168
5.4 寄存器 169
5.4.1 移位寄存器 169
5.4.2 雙向移位寄存器 171
5.5 計數器 173
5.5.1 異步計數器 173
5.5.2 同步計數器 175
5.5.3 并行置數計數器 178
5.5.4 二-十進制計數器 181
5.6 寄存器型計數器 182
5.6.1 環形計數器 182
5.6.2 扭環形計數器 183
5.7 小結 184
習題 185
第6章 時序邏輯分析與設計 188
6.1 同步時序邏輯的分析 188
6.1.1小型同步時序邏輯分析實例 189
6.1.2中型同步時序邏輯分析 197
6.2 時序邏輯元件的功能變換 200
6.3 同步時序邏輯的設計 204
6.3.1 小型同步時序邏輯設計實例 204
6.3.2 串行加法器的設計 216
6.3.3 計數器的設計 220
6.3.4 中型同步時序邏輯設計 229
6.3.5 狀態化簡 235
6.4 異步時序邏輯的分析 242
6.5 小結 245
習題 246
第7章 綜合邏輯設計 254
7.1 算法狀態機 254
7.2 算術邏輯單元結構的設計 261
7.3 總線結構的設計 265
7.4 存儲部件的設計 272
7.5 小結 277
習題 278
第8章 邏輯設計的vhdl語言 281
8.1 vhdl入門需掌握的基本知識 281
8.2 命名規則和注釋 282
8.3 對象及其說明、運算和賦值 282
8.3.1 信號、變量和常量 282
8.3.2 數據類型 283
8.3.3 信號、變量和常量的說明 284
8.3.4 常用運算符 285
8.3.5 賦值語句 287
8.4 if語句、case語句和process語句的使用 287
8.4.1 if 語句 288
8.4.2 process語句 290
8.4.3 case語句 295
8.5 設計實體 298
8.5.1 實體（entity） 298
8.5.2 結構體(architecture) 300
8.6 層次結構設計 304
8.6.1 component語句和port map語句 305
8.6.2 用層次結構設計方法設計一個與或門 306
8.7 一個通用寄存器組的設計 309
8.7.1 設計要求 309
8.7.2 設計方案 309
8.7.3 設計實現 309
8.8 用vhdl語言設計硬件的幾點建議 313
8.9 小結 314
習題 315
第9章 邏輯設計環境及實例 329
9.1 在quartus ii 9.0中用原理圖實現的設計實例 329
9.1.1 基本門路設計 329
9.1.2 加法器設計 336
9.2 在quartus ii 9.0中用vhdl語言的設計實例 338
9.2.1 編碼器的設計 338
9.2.2 譯碼器的設計 339
9.2.3 寄存器的設計 340
9.2.4 計數器的設計 342
9.2.5 分頻器的設計 343
9.3 在quartus ii 9.0中的數字系統綜合設計實例 345
9.3.1 掃描數碼管顯示 345
9.3.2 交通燈控制器的設計實現 348
9.4 小結 352
展開全部
計算機邏輯設計 作者簡介
余立功，南京理工大學計算機學院教師，主要研究軟件工程，多媒體信息處理，分布式系統與服務計算等課程。擔任校ACM/ICPC集訓隊總教練。主要講授軟件工程項目管理、計算機邏輯設計等。
書友推薦
- >
朝聞道
- >
二體千字文
- >
史學評論
- >
莉莉和章魚
- >
自卑與超越
- >
伯納黛特,你要去哪(2021新版)
- >
我從未如此眷戀人間
- >
有舍有得是人生
本類暢銷
