掃一掃
關(guān)注中圖網(wǎng)
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應(yīng)用
-
>
決戰(zhàn)行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調(diào)優(yōu)實踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
可編程邏輯器件及EDA技術(shù) 版權(quán)信息
- ISBN：9787551707084
- 條形碼：9787551707084 ; 978-7-5517-0708-4
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
可編程邏輯器件及EDA技術(shù) 本書特色
本書在總結(jié)sopc技術(shù)實踐的經(jīng)驗和體會基礎(chǔ)上，新增了sopc技術(shù)的應(yīng)用器件結(jié)構(gòu)與工作原理、sopc的硬件設(shè)計和軟件設(shè)計及其ip核應(yīng)用技術(shù)等內(nèi)容。特別詳細講解了quartus ⅱ7.0的使用方法，niosⅱ系統(tǒng)的軟件、硬件設(shè)計過程和設(shè)計實例。 本書可作為高等院校電子信息工程、計算機應(yīng)用、通信工程、微電子、自動控制類專業(yè)的本科生和研究生學習數(shù)字系統(tǒng)設(shè)計課的教材，也可作為電子系統(tǒng)設(shè)計工程師的技術(shù)參考書。
可編程邏輯器件及EDA技術(shù) 內(nèi)容簡介
本書可作為高等院校電子信息工程、計算機應(yīng)用、通信工程、微電子、自動控制類專業(yè)的本科生和研究生學習數(shù)字系統(tǒng)設(shè)計課的教材，也可作為電子系統(tǒng)設(shè)計工程師的技術(shù)參考書。
可編程邏輯器件及EDA技術(shù) 目錄
第1章 可編程器件和eda技術(shù)概述
1.1 eda技術(shù)的主要特征
1.2 eda技術(shù)的設(shè)計方法
1.3 可編程邏輯器件簡介
1.3.1 從asic到fpga/cpid
1.3.2 cpld器件
1.3.3 fpga器件
1.4 可編程邏輯器件設(shè)計
1.4.1 可編程邏輯器件的設(shè)計流程
1.4.2 xilinx公司的ise開發(fā)工具概述
1.4.3 altera公司的quartusⅱ開發(fā)工具概述
1.5 可編程邏輯器件選型
1.5.1 cpld選擇的方法
1.5.2 fpga選擇的方法
1.6 ip核簡介
1.7 eda技術(shù)的發(fā)展趨勢
1.7.1 可編程邏輯器件的發(fā)展趨勢
1.7.2 ead軟件開發(fā)工具的發(fā)展趨勢
1.7.3 設(shè)計輸入方式的發(fā)展趨勢
第2章vhdl硬件描述語言
2.1 hdl簡介
2.1.1 代表性的hdl語言
2.1.2 vhdl程序結(jié)構(gòu)
2.1.3 程序包
2.1.4 庫
2.1.5 實體和結(jié)構(gòu)體
2.1.6 配置
2.2 vhdl基本要素
2.2.1 標識符
2.2.2 數(shù)據(jù)對象
2.2.3 數(shù)據(jù)類型
2.2.4 用戶自定義的數(shù)據(jù)類型
2.2.5 數(shù)據(jù)類型的轉(zhuǎn)換
2.2.6 操作符
2.2.7 函數(shù)類屬性
2.3 vhdl的主要語句及應(yīng)用
2.3.1 進程
2.3.2 過程及其函數(shù)
2.3.3 順序描述語句
2.3.4 信號賦值語句
2.3.5 component語句和component instant語句
2.3.6 generic語句和generate語句
第3章 典型vhdl設(shè)計實例
3.1 組合邏輯電路設(shè)計
3.1.1 邏輯門電路設(shè)計
3.1.2 常用編碼器設(shè)計
3.1.3 常用譯碼器設(shè)計
3.1.4 數(shù)據(jù)選擇器設(shè)計
3、1.5 數(shù)據(jù)分配器設(shè)計
3.1.6 數(shù)值比較器設(shè)計
3.1.7 算術(shù)運算單元電路設(shè)計
3.2 時序邏輯電路設(shè)計
3.2.1 常用觸發(fā)器設(shè)計
3.2.2 常用數(shù)碼寄存器設(shè)計
3.2.3 常用計數(shù)器設(shè)計
3.3 有限狀態(tài)機設(shè)計
3.3.1 有限狀態(tài)機的建模
3.3.2 狀態(tài)編碼
3.3.3 mealy型狀態(tài)機設(shè)計
3.3.4 moore型狀態(tài)機設(shè)計
3.4 存儲器設(shè)計
3.4.1 只讀存儲器(rom)的設(shè)計
3.4.2 隨機存儲器(ram)的設(shè)計
3.4.3 順序存取存儲器的設(shè)計
第4章 典型數(shù)字系統(tǒng)的設(shè)計
4.1 數(shù)字系統(tǒng)概述
4.2 數(shù)碼管動態(tài)顯示掃描電路原理及設(shè)計
4.2.1 數(shù)碼管動態(tài)顯示掃描電路原理
4.2.2 采用vhdl描述的動態(tài)顯示掃描電路
4.3 乘法器的原理及設(shè)計
4.3.1 乘法器工作原理
4.3.2 采用vhdl描述的乘法器
4.4 除法器的原理及設(shè)計方法
4.4.1 除法器的工作原理
4.4.2 用vhdl描述的除法器
4.5 簡易cpu工作原理及設(shè)計方法
4.5.1 簡易cpu的工作原理
4.5.2 采用vhdl描述的alu
4.6 交通信號燈控制器原理及設(shè)計
4.6.1 交通信號燈控制器原理
4.6.2 交通信號燈的vhdl描述
4.7 數(shù)字頻率計的原理及設(shè)計
4.7.1 數(shù)字頻率計的原理
4.7.2 數(shù)字頻率計的vhdl描述
4.8 數(shù)字信號發(fā)生器的原理及設(shè)計
4.8.1 數(shù)字信號發(fā)生器(13ds)的原理
4.8.2 數(shù)字信號發(fā)生器(dds)的vhdl描述
第5章quartusⅱ7.o開發(fā)系統(tǒng)
5.1 quartusⅱ7.0開發(fā)系統(tǒng)簡介
5.1.1 quartusⅱ7.0開發(fā)系統(tǒng)的特性
5.1.2 quartusⅱ7.0開發(fā)系統(tǒng)的安裝
5.1.3 quartusⅱ7.0開發(fā)系統(tǒng)的軟件許可配置
5.1.4 quartusⅱ7.0開發(fā)系統(tǒng)的設(shè)計流程
5.2 設(shè)計輸入
5.2.1 建立設(shè)計工程
5.2.2 原理圖設(shè)計文件
5.2.3 vhdl設(shè)計文件
5.2.4 設(shè)計約束文件
5.3 綜合與編程
5.1 綜合參數(shù)控制
5.3.2 rtl查看器和狀態(tài)機查看器
5.3.3 漸進式綜合
5.3.4 多樣化編程
5.4 設(shè)計仿真
5.4.1 仿真波形文件
5.4.2 仿真
5.5 signaltapⅱ邏輯分析器
5.5.1 設(shè)置和運行signaltapⅱ邏輯分析器
5.5.2 漸進式編譯使用signaltapⅱ邏輯分析器
5.5.3 分析signaltapⅱ數(shù)據(jù)
5.6 設(shè)計實例
5.6.1 建立設(shè)計工程
5.6.2 建立源文件
5.6.3 編譯設(shè)計
5.6.4 引腳鎖定
5.6.5 仿真設(shè)計
5.6.6 編程和配置
第6章sopc系統(tǒng)簡介
6.1 概述
6.1.1 soc簡介
6.1.2 sopc技術(shù)
6.2 典型的sopc系統(tǒng)處理器
6.2.1 altera公司的niosⅱ軟核處理器
6.2.2 xilinx公司的powerpc硬核處理器
6.2.3 xilinx公司的microblaze軟核處理器
6.2.4 lattice公司的latticemico 32軟核處理器
6.3 典型的sopc系統(tǒng)開發(fā)工具
6.3.1 altera公司的sopc開發(fā)工具
6.3.2 xilinx公司的sopc開發(fā)工具
6.3.3 lattice公司的sopc開發(fā)工具
6.4 支持niosⅱ系統(tǒng)的fpga器件
6.4.1 cyclone系列fpga器件
6.4.2 cycloneⅱ系列fpga器件
6.4.3 cycloneⅲ系列fpga器件
6.4.4 stratixⅱ系列fpga器件
6.4.5 stratixⅱgx系列fpga器件
6.5 支持microblaze軟核和powerpc硬核的fpga器件
6.5.1 spartan-3系列fpga概述
6.5.2 spartan-3系列fpga結(jié)構(gòu)特性
6.5.3 spartan-3系列fpga的iob結(jié)構(gòu)特性
6.5.4 spartan-3系列fpga的clb結(jié)構(gòu)特性
6.5.5 sdartan-3系列fpga的ram結(jié)構(gòu)特性
6.5.6 spartan-3系列fpga的時鐘網(wǎng)絡(luò)特性
6.5.7 spartan-3系列fpga的布線資源特性
……
第7章niosⅱ嵌入式處理器及總線接口
第8章niosⅱ系統(tǒng)嵌入式外設(shè)
第9章niosⅱ系統(tǒng)設(shè)計
第10章 一體化eda開發(fā)工具
1.1 eda技術(shù)的主要特征
1.2 eda技術(shù)的設(shè)計方法
1.3 可編程邏輯器件簡介
1.3.1 從asic到fpga/cpid
1.3.2 cpld器件
1.3.3 fpga器件
1.4 可編程邏輯器件設(shè)計
1.4.1 可編程邏輯器件的設(shè)計流程
1.4.2 xilinx公司的ise開發(fā)工具概述
1.4.3 altera公司的quartusⅱ開發(fā)工具概述
1.5 可編程邏輯器件選型
1.5.1 cpld選擇的方法
1.5.2 fpga選擇的方法
1.6 ip核簡介
1.7 eda技術(shù)的發(fā)展趨勢
1.7.1 可編程邏輯器件的發(fā)展趨勢
1.7.2 ead軟件開發(fā)工具的發(fā)展趨勢
1.7.3 設(shè)計輸入方式的發(fā)展趨勢
第2章vhdl硬件描述語言
2.1 hdl簡介
2.1.1 代表性的hdl語言
2.1.2 vhdl程序結(jié)構(gòu)
2.1.3 程序包
2.1.4 庫
2.1.5 實體和結(jié)構(gòu)體
2.1.6 配置
2.2 vhdl基本要素
2.2.1 標識符
2.2.2 數(shù)據(jù)對象
2.2.3 數(shù)據(jù)類型
2.2.4 用戶自定義的數(shù)據(jù)類型
2.2.5 數(shù)據(jù)類型的轉(zhuǎn)換
2.2.6 操作符
2.2.7 函數(shù)類屬性
2.3 vhdl的主要語句及應(yīng)用
2.3.1 進程
2.3.2 過程及其函數(shù)
2.3.3 順序描述語句
2.3.4 信號賦值語句
2.3.5 component語句和component instant語句
2.3.6 generic語句和generate語句
第3章 典型vhdl設(shè)計實例
3.1 組合邏輯電路設(shè)計
3.1.1 邏輯門電路設(shè)計
3.1.2 常用編碼器設(shè)計
3.1.3 常用譯碼器設(shè)計
3.1.4 數(shù)據(jù)選擇器設(shè)計
3、1.5 數(shù)據(jù)分配器設(shè)計
3.1.6 數(shù)值比較器設(shè)計
3.1.7 算術(shù)運算單元電路設(shè)計
3.2 時序邏輯電路設(shè)計
3.2.1 常用觸發(fā)器設(shè)計
3.2.2 常用數(shù)碼寄存器設(shè)計
3.2.3 常用計數(shù)器設(shè)計
3.3 有限狀態(tài)機設(shè)計
3.3.1 有限狀態(tài)機的建模
3.3.2 狀態(tài)編碼
3.3.3 mealy型狀態(tài)機設(shè)計
3.3.4 moore型狀態(tài)機設(shè)計
3.4 存儲器設(shè)計
3.4.1 只讀存儲器(rom)的設(shè)計
3.4.2 隨機存儲器(ram)的設(shè)計
3.4.3 順序存取存儲器的設(shè)計
第4章 典型數(shù)字系統(tǒng)的設(shè)計
4.1 數(shù)字系統(tǒng)概述
4.2 數(shù)碼管動態(tài)顯示掃描電路原理及設(shè)計
4.2.1 數(shù)碼管動態(tài)顯示掃描電路原理
4.2.2 采用vhdl描述的動態(tài)顯示掃描電路
4.3 乘法器的原理及設(shè)計
4.3.1 乘法器工作原理
4.3.2 采用vhdl描述的乘法器
4.4 除法器的原理及設(shè)計方法
4.4.1 除法器的工作原理
4.4.2 用vhdl描述的除法器
4.5 簡易cpu工作原理及設(shè)計方法
4.5.1 簡易cpu的工作原理
4.5.2 采用vhdl描述的alu
4.6 交通信號燈控制器原理及設(shè)計
4.6.1 交通信號燈控制器原理
4.6.2 交通信號燈的vhdl描述
4.7 數(shù)字頻率計的原理及設(shè)計
4.7.1 數(shù)字頻率計的原理
4.7.2 數(shù)字頻率計的vhdl描述
4.8 數(shù)字信號發(fā)生器的原理及設(shè)計
4.8.1 數(shù)字信號發(fā)生器(13ds)的原理
4.8.2 數(shù)字信號發(fā)生器(dds)的vhdl描述
第5章quartusⅱ7.o開發(fā)系統(tǒng)
5.1 quartusⅱ7.0開發(fā)系統(tǒng)簡介
5.1.1 quartusⅱ7.0開發(fā)系統(tǒng)的特性
5.1.2 quartusⅱ7.0開發(fā)系統(tǒng)的安裝
5.1.3 quartusⅱ7.0開發(fā)系統(tǒng)的軟件許可配置
5.1.4 quartusⅱ7.0開發(fā)系統(tǒng)的設(shè)計流程
5.2 設(shè)計輸入
5.2.1 建立設(shè)計工程
5.2.2 原理圖設(shè)計文件
5.2.3 vhdl設(shè)計文件
5.2.4 設(shè)計約束文件
5.3 綜合與編程
5.1 綜合參數(shù)控制
5.3.2 rtl查看器和狀態(tài)機查看器
5.3.3 漸進式綜合
5.3.4 多樣化編程
5.4 設(shè)計仿真
5.4.1 仿真波形文件
5.4.2 仿真
5.5 signaltapⅱ邏輯分析器
5.5.1 設(shè)置和運行signaltapⅱ邏輯分析器
5.5.2 漸進式編譯使用signaltapⅱ邏輯分析器
5.5.3 分析signaltapⅱ數(shù)據(jù)
5.6 設(shè)計實例
5.6.1 建立設(shè)計工程
5.6.2 建立源文件
5.6.3 編譯設(shè)計
5.6.4 引腳鎖定
5.6.5 仿真設(shè)計
5.6.6 編程和配置
第6章sopc系統(tǒng)簡介
6.1 概述
6.1.1 soc簡介
6.1.2 sopc技術(shù)
6.2 典型的sopc系統(tǒng)處理器
6.2.1 altera公司的niosⅱ軟核處理器
6.2.2 xilinx公司的powerpc硬核處理器
6.2.3 xilinx公司的microblaze軟核處理器
6.2.4 lattice公司的latticemico 32軟核處理器
6.3 典型的sopc系統(tǒng)開發(fā)工具
6.3.1 altera公司的sopc開發(fā)工具
6.3.2 xilinx公司的sopc開發(fā)工具
6.3.3 lattice公司的sopc開發(fā)工具
6.4 支持niosⅱ系統(tǒng)的fpga器件
6.4.1 cyclone系列fpga器件
6.4.2 cycloneⅱ系列fpga器件
6.4.3 cycloneⅲ系列fpga器件
6.4.4 stratixⅱ系列fpga器件
6.4.5 stratixⅱgx系列fpga器件
6.5 支持microblaze軟核和powerpc硬核的fpga器件
6.5.1 spartan-3系列fpga概述
6.5.2 spartan-3系列fpga結(jié)構(gòu)特性
6.5.3 spartan-3系列fpga的iob結(jié)構(gòu)特性
6.5.4 spartan-3系列fpga的clb結(jié)構(gòu)特性
6.5.5 sdartan-3系列fpga的ram結(jié)構(gòu)特性
6.5.6 spartan-3系列fpga的時鐘網(wǎng)絡(luò)特性
6.5.7 spartan-3系列fpga的布線資源特性
……
第7章niosⅱ嵌入式處理器及總線接口
第8章niosⅱ系統(tǒng)嵌入式外設(shè)
第9章niosⅱ系統(tǒng)設(shè)計
第10章 一體化eda開發(fā)工具
展開全部
書友推薦
- >
有舍有得是人生
- >
山海經(jīng)
- >
名家?guī)阕x魯迅:故事新編
- >
大紅狗在馬戲團-大紅狗克里弗-助人
- >
隨園食單
- >
詩經(jīng)-先民的歌唱
- >
【精裝繪本】畫給孩子的中國神話
- >
煙與鏡
本類暢銷
