掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統關鍵技術
-
>
花樣百出:貴州少數民族圖案填色
-
>
山東教育出版社有限公司技術轉移與技術創新歷史叢書中國高等技術教育的蘇化(1949—1961)以北京地區為中心
-
>
鐵路機車概要.交流傳動內燃.電力機車
-
>
利維坦的道德困境:早期現代政治哲學的問題與脈絡
基于片上去耦電容的配電網絡-(原書第2版) 版權信息
- ISBN：9787111449294
- 條形碼：9787111449294 ; 978-7-111-44929-4
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
基于片上去耦電容的配電網絡-(原書第2版) 本書特色
本書主要介紹了高性能超大規模集成電路中配電網絡的設計和研究方法，詳細分析了片上電源分布網絡的各個方面。針對配電系統及其相關的設計難點提出了清晰、有效的解決方法，包括電路網絡建模方法和片上去耦電容布局技術。此外，對于片上配電系統的特性行為和設計方法，本書也具有深刻的見解和清晰的表述。本書專業理論性較強，由點及面，由淺入深，在科研領域和工業領域都具有很高的參考價值。本書不僅適用于集成電路物理設計工程師，還可作為集成電路配電網絡專題研究人員及相關專業師生的參考書。
基于片上去耦電容的配電網絡-(原書第2版) 內容簡介
本書主要介紹了高性能超大規模集成電路中配電網絡的設計和研究方法，詳細分析了片上電源分布網絡的各個方面。針對配電系統及其相關的設計難點提出了清晰、有效的解決方法，包括電路網絡建模方法和片上去耦電容布局技術。此外，對于片上配電系統的特性行為和設計方法，本書也具有深刻的見解和清晰的表述。本書專業理論性較強，由點及面，由淺入深，在科研領域和工業領域都具有很高的參考價值。本書不僅適用于集成電路物理設計工程師，還可作為集成電路配電網絡專題研究人員及相關專業師生的參考書。
基于片上去耦電容的配電網絡-(原書第2版) 目錄
原書第1版前言
關于作者
第1部分一般性背景
第1章概述
1.1集成電路技術的發展
1.2設計目標的發展
1.3配電的問題
1.4配電噪聲的不利影響
1.4.1信號延時的不確定性
1.4.2片上時鐘抖動
1.4.3噪聲裕度降低
1.4.4柵氧化層可靠性的降低
1.5小結
第2章電路的感性特性
2.1電感的定義
2.1.1場能量的定義
2.1.2磁通量的定義
2.1.3局部電感
2.1.4網電感
2.2電感隨頻率的變化
2.2.1均勻電路密度假定
2.2.2電感變化機制
2.2.3電路簡化模型
2.3電路的感性行為
2.4片上互連線的電感特性
2.5小結
第3章片上感性電流回路的特性
3.1簡介
3.2電感與線長的關系
3.3兩個并行回路段的感性耦合
3.4電路分析的應用
3.5小結
第4章電遷移
4.1電遷移的物理機制
4.2電遷移引起的機械應力
4.3電遷移損害的穩態限制
4.4電遷移壽命與互連線尺寸的關系
4.5電遷移壽命的統計分布
4.6在交流電流下的電遷移壽命
4.7鋁和銅互連工藝的比較
4.8電遷移可靠性設計
4.9小結
第5章去耦電容
5.1去耦電容簡介
5.1.1歷史回顧
5.1.2去耦電容當作電荷的蓄水池
5.1.3去耦電容的現實模型
5.2帶去耦電容的配電網絡的阻抗
5.2.1配電系統的目標阻抗
5.2.2反共振
5.2.3去耦電容結構化分布的水力學類比
5.3固有和策劃的片上去耦電容
5.3.1固有去耦電容
5.3.2策劃去耦電容
5.4片上去耦電容的類型
5.4.1pip電容
5.4.2mos電容
5.4.3mim電容
5.4.4側面通量電容
5.4.5不同片上去耦電容的對比
5.5片上開關穩壓器
5.6小結
第6章片上電源分配噪聲的縮減趨勢
6.1縮減模型
6.2互連特性
6.2.1全局互連特性
6.2.2網格電感的縮減
6.2.3倒裝芯片封裝特性
6.2.4片上電容的影響
6.3電源噪聲模型
6.4電源噪聲縮減
6.4.1恒定金屬厚度方案分析
6.4.2縮減金屬厚度方案分析
6.4.3電源噪聲的itrs縮減
6.5噪聲縮減的含義
6.6小結
第7章第1部分小結
第2部分電源系統設計
第8章高性能配電系統
8.1配電網絡的物理結構
8.2配電系統的電路模型
8.3配電系統的輸出阻抗
8.4帶有一個去耦電容的配電系統
8.4.1阻抗特性
8.4.2單層去耦方案的局限
8.5去耦電容的層次化布局
8.6配電網絡中的諧振
8.7全阻抗補償
8.8實例分析
8.9設計依據
8.9.1去耦電容器電感
8.9.2互連線電感
8.10一維電路模型的局限性
8.11小結
第9章片上配電網絡
9.1片上配電網絡的類型
9.1.1片上配電網絡的基本結構
9.1.2提高片上配電網絡的阻抗特性
9.1.3阿爾法微處理器中配電網絡的演化史
9.2裸片封裝接口
9.3其他考慮
9.4小結
第10章計算機輔助設計與分析
10.1片上配電網絡的設計流程
10.2配電網絡的線性分析
10.3配電網絡的建模
10.4表征片上電路的電源電流需求
10.5配電網絡分析的計算方法
10.6片上去耦電容器的分配
10.6.1基于電荷的分配方法
10.6.2基于過噪聲幅度的分配策略
10.6.3基于過電荷的分配策略
10.7小結
第11章快速電壓降分析的閉式表達式
11.1fair的背景
11.2對電壓降分析的解析
11.2.1單電源和單電流負載
11.2.2單電源和多電流負載
11.2.3多電源和單電流負載
11.2.4多電源和多電流負載
11.3電源網格分析的局部性
11.3.1電源網格中的空間局部性原理
11.3.2空間局部性對計算復雜度的影響
11.3.3在fair中利用空間局部性
11.3.4誤差修正窗
11.4實驗結果
11.5小結
第12章第2部分小結
第3部分配電網絡中的噪聲
第13章片上配電網格的電感特性
13.1輸電電路
13.2仿真設定
13.3網格類型
13.4電感與線寬的關系
13.5網格類型對電感的影響
13.5.1非交叉指型網格與交叉指型網格的比較
13.5.2配對型網格與交叉指型網格的比較
13.6影響電感的網格尺寸
13.6.1影響電感的網格寬度
13.6.2影響電感的網格長度
13.6.3電網的方塊電感
13.6.4網格電感的高效計算方法
13.7小結
第14章網格電感隨頻率的變化特性
14.1分析步驟
14.2電感變化特性的探討
14.2.1電路模型
14.2.2對電感變化特性的分析
14.3小結
第15章電感、面積和電阻之間的折衷
15.1在網格面積不變的約束下電感與電阻的折衷
15.2在網格電阻不變的約束下電感與面積的折衷
15.3小結
第16章交叉指型電源/地分布網絡的電感模型
16.14對型基本結構
16.2含有大量交叉指對的電源/地分布網絡
16.3比較與討論
16.4小結
第17章片上電源噪聲抑制技術
17.1添加片上低噪聲地來抑制地噪聲
17.2決定地彈抑制的系統參數
17.2.1噪聲電路和噪聲敏感電路之間的物理距離
17.2.2頻率和電容的變化
17.2.3額外接地通路的阻抗
17.3小結
第18章片上配電網絡中噪聲的影響
18.1芯片封裝共振中的尺度效應
18.2配電噪聲的傳播
18.3局部電感特性
18.4小結
第19章第3部分小結
第4部分片上去耦電容器的布局
第20章片上去耦電容器的有效半徑
20.1背景
20.2基于目標阻抗的片上去耦電容器有效半徑
20.3估算所需的片上去耦電容值
20.3.1電阻性噪聲主導
20.3.2電感性噪聲主導
20.3.3連線的臨界長度
20.4由充電時間決定的有效半徑
20.5針對片上去耦電容器布局的設計方法
20.6片上配電網絡模型
20.7實例分析
20.8設計意義
20.9小結
第21章分布式片上去耦電容器的有效布局
21.1工藝約束
21.2在納米級ic中片上去耦電容器的布局
21.3分布式片上去耦電容網絡的設計
21.4分布式片上去耦電容網絡中的設計折衷
21.4.1關于r1系統參數的決定因素
21.4.2c1*小值
21.4.3片上去耦電容總預算的*小值
21.5分布式片上去耦電容器系統的設計方法
21.6實例分析
21.7小結
第22章分布式片上電源和去耦電容器的協同設計
22.1問題的出現
22.2電源和去耦電容器的協同布局
22.3實例分析
22.4小結
第23章第4部分小結
第5部分多層配電網絡
第24章多層電網的阻抗特性
24.1多層網格的電氣特性
24.1.1單層網格的阻抗特性
24.1.2多層網格的阻抗特性
24.2雙層網格的實例研究
24.2.1仿真設置
24.2.2網格層之間的電感耦合
24.2.3雙層網格的電感參數
24.2.4雙層網格的電阻參數
24.2.5在雙層網格中阻抗隨頻率的變化量
24.3設計意義
24.4小結
第25章多層交叉指型配電網絡
25.1單金屬層特性
25.1.1使阻抗*小的*優寬度
25.1.2*優線寬的特性
25.2多層優化
25.2.1**種方案——等電流密度
25.2.2第二種方案——*小阻抗
25.3探討
25.3.1比較
25.3.2布通率
25.3.3忠實度
25.3.4臨界頻率
25.4小結
第26章第5部分小結
第6部分多電壓電源網絡系統
第27章多片上電源系統
27.1多電源電壓ic
27.1.1多電源電壓技術
27.1.2cvs
27.1.3ecvs
27.2多電源電壓ic的挑戰
27.2.1芯片面積
27.2.2功耗
27.2.3設計復雜度
27.2.4布局和布線
27.3有效電源電壓的*佳數目和量值
27.4小結
第28章多供電電壓的片上配電網格
28.1背景
28.2仿真建立
28.3雙電壓雙地配電網格
28.4dsdg交叉指型網格
28.4.1i型dsdg交叉指型網格
28.4.2ii型dsdg交叉指型網格
28.5dsdg配對網格
28.5.1i型dsdg配對網格
28.5.2ii型dsdg配對網格
28.6仿真結果
28.6.1無去耦電容的交叉指型配電網格
28.6.2無去耦電容的配對配電網格
28.6.3具有去耦電容的配電網格
28.6.4電源噪聲隨電流負載開關頻率變化的關系
28.7設計意義
28.8小結
第29章多電壓配電系統的去耦電容
29.1配電系統的阻抗
29.1.1配電系統的阻抗介紹
29.1.2并聯電容的反共振
29.1.3配電系統參數對阻抗的影響
29.2配電系統阻抗的實例研究
29.3配電系統的電壓傳輸函數
29.3.1配電系統的電壓傳輸函數介紹
29.3.2電壓傳輸函數隨配電系統參數變化的關系
29.4配電系統電壓響應的實例研究
29.4.1電壓傳輸函數的無過沖值
29.4.2值和頻率范圍間的折衷
29.5小結
第30章第6部分小結
第7部分綜述與附加材料
結束語
附錄
附錄a交叉指型p/g網絡初始*佳寬度的估計
附錄b多層交叉指型配電網絡的首要優化方法
附錄c多層交叉指型配電網絡的次要優化方法
附錄ddsdg完全交叉指型配電網格的回路互感
附錄edsdg偽交叉指型配電網格的回路互感
附錄fdsdg完全配對配電網格的回路互感
附錄gdsdg偽配對配電網格的回路互感
參考文獻
關于作者
第1部分一般性背景
第1章概述
1.1集成電路技術的發展
1.2設計目標的發展
1.3配電的問題
1.4配電噪聲的不利影響
1.4.1信號延時的不確定性
1.4.2片上時鐘抖動
1.4.3噪聲裕度降低
1.4.4柵氧化層可靠性的降低
1.5小結
第2章電路的感性特性
2.1電感的定義
2.1.1場能量的定義
2.1.2磁通量的定義
2.1.3局部電感
2.1.4網電感
2.2電感隨頻率的變化
2.2.1均勻電路密度假定
2.2.2電感變化機制
2.2.3電路簡化模型
2.3電路的感性行為
2.4片上互連線的電感特性
2.5小結
第3章片上感性電流回路的特性
3.1簡介
3.2電感與線長的關系
3.3兩個并行回路段的感性耦合
3.4電路分析的應用
3.5小結
第4章電遷移
4.1電遷移的物理機制
4.2電遷移引起的機械應力
4.3電遷移損害的穩態限制
4.4電遷移壽命與互連線尺寸的關系
4.5電遷移壽命的統計分布
4.6在交流電流下的電遷移壽命
4.7鋁和銅互連工藝的比較
4.8電遷移可靠性設計
4.9小結
第5章去耦電容
5.1去耦電容簡介
5.1.1歷史回顧
5.1.2去耦電容當作電荷的蓄水池
5.1.3去耦電容的現實模型
5.2帶去耦電容的配電網絡的阻抗
5.2.1配電系統的目標阻抗
5.2.2反共振
5.2.3去耦電容結構化分布的水力學類比
5.3固有和策劃的片上去耦電容
5.3.1固有去耦電容
5.3.2策劃去耦電容
5.4片上去耦電容的類型
5.4.1pip電容
5.4.2mos電容
5.4.3mim電容
5.4.4側面通量電容
5.4.5不同片上去耦電容的對比
5.5片上開關穩壓器
5.6小結
第6章片上電源分配噪聲的縮減趨勢
6.1縮減模型
6.2互連特性
6.2.1全局互連特性
6.2.2網格電感的縮減
6.2.3倒裝芯片封裝特性
6.2.4片上電容的影響
6.3電源噪聲模型
6.4電源噪聲縮減
6.4.1恒定金屬厚度方案分析
6.4.2縮減金屬厚度方案分析
6.4.3電源噪聲的itrs縮減
6.5噪聲縮減的含義
6.6小結
第7章第1部分小結
第2部分電源系統設計
第8章高性能配電系統
8.1配電網絡的物理結構
8.2配電系統的電路模型
8.3配電系統的輸出阻抗
8.4帶有一個去耦電容的配電系統
8.4.1阻抗特性
8.4.2單層去耦方案的局限
8.5去耦電容的層次化布局
8.6配電網絡中的諧振
8.7全阻抗補償
8.8實例分析
8.9設計依據
8.9.1去耦電容器電感
8.9.2互連線電感
8.10一維電路模型的局限性
8.11小結
第9章片上配電網絡
9.1片上配電網絡的類型
9.1.1片上配電網絡的基本結構
9.1.2提高片上配電網絡的阻抗特性
9.1.3阿爾法微處理器中配電網絡的演化史
9.2裸片封裝接口
9.3其他考慮
9.4小結
第10章計算機輔助設計與分析
10.1片上配電網絡的設計流程
10.2配電網絡的線性分析
10.3配電網絡的建模
10.4表征片上電路的電源電流需求
10.5配電網絡分析的計算方法
10.6片上去耦電容器的分配
10.6.1基于電荷的分配方法
10.6.2基于過噪聲幅度的分配策略
10.6.3基于過電荷的分配策略
10.7小結
第11章快速電壓降分析的閉式表達式
11.1fair的背景
11.2對電壓降分析的解析
11.2.1單電源和單電流負載
11.2.2單電源和多電流負載
11.2.3多電源和單電流負載
11.2.4多電源和多電流負載
11.3電源網格分析的局部性
11.3.1電源網格中的空間局部性原理
11.3.2空間局部性對計算復雜度的影響
11.3.3在fair中利用空間局部性
11.3.4誤差修正窗
11.4實驗結果
11.5小結
第12章第2部分小結
第3部分配電網絡中的噪聲
第13章片上配電網格的電感特性
13.1輸電電路
13.2仿真設定
13.3網格類型
13.4電感與線寬的關系
13.5網格類型對電感的影響
13.5.1非交叉指型網格與交叉指型網格的比較
13.5.2配對型網格與交叉指型網格的比較
13.6影響電感的網格尺寸
13.6.1影響電感的網格寬度
13.6.2影響電感的網格長度
13.6.3電網的方塊電感
13.6.4網格電感的高效計算方法
13.7小結
第14章網格電感隨頻率的變化特性
14.1分析步驟
14.2電感變化特性的探討
14.2.1電路模型
14.2.2對電感變化特性的分析
14.3小結
第15章電感、面積和電阻之間的折衷
15.1在網格面積不變的約束下電感與電阻的折衷
15.2在網格電阻不變的約束下電感與面積的折衷
15.3小結
第16章交叉指型電源/地分布網絡的電感模型
16.14對型基本結構
16.2含有大量交叉指對的電源/地分布網絡
16.3比較與討論
16.4小結
第17章片上電源噪聲抑制技術
17.1添加片上低噪聲地來抑制地噪聲
17.2決定地彈抑制的系統參數
17.2.1噪聲電路和噪聲敏感電路之間的物理距離
17.2.2頻率和電容的變化
17.2.3額外接地通路的阻抗
17.3小結
第18章片上配電網絡中噪聲的影響
18.1芯片封裝共振中的尺度效應
18.2配電噪聲的傳播
18.3局部電感特性
18.4小結
第19章第3部分小結
第4部分片上去耦電容器的布局
第20章片上去耦電容器的有效半徑
20.1背景
20.2基于目標阻抗的片上去耦電容器有效半徑
20.3估算所需的片上去耦電容值
20.3.1電阻性噪聲主導
20.3.2電感性噪聲主導
20.3.3連線的臨界長度
20.4由充電時間決定的有效半徑
20.5針對片上去耦電容器布局的設計方法
20.6片上配電網絡模型
20.7實例分析
20.8設計意義
20.9小結
第21章分布式片上去耦電容器的有效布局
21.1工藝約束
21.2在納米級ic中片上去耦電容器的布局
21.3分布式片上去耦電容網絡的設計
21.4分布式片上去耦電容網絡中的設計折衷
21.4.1關于r1系統參數的決定因素
21.4.2c1*小值
21.4.3片上去耦電容總預算的*小值
21.5分布式片上去耦電容器系統的設計方法
21.6實例分析
21.7小結
第22章分布式片上電源和去耦電容器的協同設計
22.1問題的出現
22.2電源和去耦電容器的協同布局
22.3實例分析
22.4小結
第23章第4部分小結
第5部分多層配電網絡
第24章多層電網的阻抗特性
24.1多層網格的電氣特性
24.1.1單層網格的阻抗特性
24.1.2多層網格的阻抗特性
24.2雙層網格的實例研究
24.2.1仿真設置
24.2.2網格層之間的電感耦合
24.2.3雙層網格的電感參數
24.2.4雙層網格的電阻參數
24.2.5在雙層網格中阻抗隨頻率的變化量
24.3設計意義
24.4小結
第25章多層交叉指型配電網絡
25.1單金屬層特性
25.1.1使阻抗*小的*優寬度
25.1.2*優線寬的特性
25.2多層優化
25.2.1**種方案——等電流密度
25.2.2第二種方案——*小阻抗
25.3探討
25.3.1比較
25.3.2布通率
25.3.3忠實度
25.3.4臨界頻率
25.4小結
第26章第5部分小結
第6部分多電壓電源網絡系統
第27章多片上電源系統
27.1多電源電壓ic
27.1.1多電源電壓技術
27.1.2cvs
27.1.3ecvs
27.2多電源電壓ic的挑戰
27.2.1芯片面積
27.2.2功耗
27.2.3設計復雜度
27.2.4布局和布線
27.3有效電源電壓的*佳數目和量值
27.4小結
第28章多供電電壓的片上配電網格
28.1背景
28.2仿真建立
28.3雙電壓雙地配電網格
28.4dsdg交叉指型網格
28.4.1i型dsdg交叉指型網格
28.4.2ii型dsdg交叉指型網格
28.5dsdg配對網格
28.5.1i型dsdg配對網格
28.5.2ii型dsdg配對網格
28.6仿真結果
28.6.1無去耦電容的交叉指型配電網格
28.6.2無去耦電容的配對配電網格
28.6.3具有去耦電容的配電網格
28.6.4電源噪聲隨電流負載開關頻率變化的關系
28.7設計意義
28.8小結
第29章多電壓配電系統的去耦電容
29.1配電系統的阻抗
29.1.1配電系統的阻抗介紹
29.1.2并聯電容的反共振
29.1.3配電系統參數對阻抗的影響
29.2配電系統阻抗的實例研究
29.3配電系統的電壓傳輸函數
29.3.1配電系統的電壓傳輸函數介紹
29.3.2電壓傳輸函數隨配電系統參數變化的關系
29.4配電系統電壓響應的實例研究
29.4.1電壓傳輸函數的無過沖值
29.4.2值和頻率范圍間的折衷
29.5小結
第30章第6部分小結
第7部分綜述與附加材料
結束語
附錄
附錄a交叉指型p/g網絡初始*佳寬度的估計
附錄b多層交叉指型配電網絡的首要優化方法
附錄c多層交叉指型配電網絡的次要優化方法
附錄ddsdg完全交叉指型配電網格的回路互感
附錄edsdg偽交叉指型配電網格的回路互感
附錄fdsdg完全配對配電網格的回路互感
附錄gdsdg偽配對配電網格的回路互感
參考文獻
展開全部
基于片上去耦電容的配電網絡-(原書第2版) 作者簡介
Renatas Jakushokas,出生于立陶宛考納斯。2005年，他從以色列卡梅爾的0RT-Bmude學院獲得了電氣工程理學學士學位。2007年，獲得紐約羅切斯特市的羅切斯特大學電氣和計算機工程碩士學位。目前他是羅切斯特大學電氣和計算機工程專業在讀博士生。 2006年，他曾在紐約州費爾波特的In-trinsix公司實習，研究∑-△ADC。2007年的夏天，他在紐約州羅切斯特的伊士曼柯達公司實習，2007年他在那里為高性能ADC設計了一個高速、高精度的比較器。2008年夏天，他在亞利桑那州坦佩市的飛思卡爾半導體公司從事開發噪聲耦合估算計算器，這種計算器可以有效地評估不同襯底隔離技術。他研究的興趣是在配電、噪聲評估、信號完整性、襯底建模/分析和優化技術、高性能集成電路設計等領域。 Mikhail Popovich,1975年生于俄羅斯的伊熱夫斯克。1998年，他取得俄羅斯伊熱夫斯克伊熱夫斯克國立技術大學的電氣工程學士學位。2002年和2007年，他分別獲得紐約州羅切斯特市羅切斯特大學的電氣和計算機工程的碩士和博士學位。2005年夏天，他在亞利桑那州坦佩市的飛思卡爾半導體公司實習。他在那里從事射頻和混合信號IC的信號完整性研究，并開發了片上分布去耦電容布局的設計技術和方法。他的專業經驗也包括為紐約州羅切斯特市伊士曼柯達公司從事挖掘CMOS成像電路的村底和互連串擾噪聲的特性。他曾撰寫了一些會議和期刊論文，關于CMOS超大規模集成電路的配電網絡、片上去耩電容的布局以及片上互連的電感特性等領域。他持有一項美國專利，并撰寫了一本關于片上配電網絡的書。2007年，Mikhail入職高通公司，從事于配電網絡、電源和信號完整性、低功耗技術以及考慮片上電感效應、噪聲耦合和片上去耦電容布局的互連線設計。 2005年，Popovich先生在ACM(計算機協會）大湖專題討論會中獲得了VLSI(超大規模集成電路）領域的最佳研究論文獎。2007年，獲得半導體研究公司GRC發明家獎。 Andrey V.Mezhiba,1996年畢業于莫斯科物理與技術研究所，獲得物理學文憑。他在羅切斯特大學繼續他的研究，于2004年獲得電氣和計算機工程學博士學位。Andrey的博士研究方向是配電網絡、片上電感、電路耦合和信號完整性。Andrey現在就職于Intel公司，研究納米級別CMOS工藝中的低電壓模擬和混合信號電路設計。 Selcuk Kose,2006年獲得土耳其安卡拉市的比爾肯大學的電氣和電子工程理學學士學位，2008年獲得紐約州羅切斯特大學電氣和計算機工程碩士學位。目前他正在攻讀電氣工程博士學位。 2006年，他在土耳其安卡拉巿的科學和技術研究理事會（TUBiTAK)的超大規模集成電路設計中心擔任低功耗集成電路方面的兼職工程師。2007年和2008年夏天，他在加利福尼亞州圣克拉拉的Intel公司微處理器部門的中央技術和特殊電路團隊負責時鐘網絡中的部分模塊的功能驗證，包括相位補償模塊和對參考時鐘分布網絡的優化。2010年夏季，他在亞利桑那州的飛思卡爾半導體公司的射頻(RF)、模擬和傳感器組實習，在那里他研發出了降低電磁輻射的設計技術和方法論。目前他的研究興趣包括：高性能集成電路的分析和設計、單片DC-DC轉換器和互連相關問題，特別是電源和時鐘分配網絡的設計和分析。 Eby G.Friedman,1979年獲得拉斐特學院的理學學士學位，1981年和1989年，分別獲得加州大學歐文分校的碩士和博士學位，都是電子工程方向。 從1979年到1991年，他工作于休斯飛機公司，職位提升到信號處理設計和測試部經理，負責設計和測試高性能的數字和模擬集成電路。自1991年以來，他一直在羅切斯特大學的電氣和計算機工程系，在那里他是一位杰出教授并且是高性能VBI/IC設計與分析實驗室的主任。他也是以色列理工大學技術研究中心的客座教授。他目前的研究和教學興趣是高速便攜式處理器和低功粍無線通信中的高性能同步數字和混合信號微電子的設計和分析。 他撰寫了約400篇論文和書籍章節并擁有多項專利，總共有13本著作，領域涉及高速低功粍CMOS設計技術、高速互連以及同步時鐘和配電網絡的理論與應用。Friedman博士是電路、系統和計算機期刊的區域編輯，模擬集成電路和信號處理、微電子期刊、低功耗電子期刊、低功耗電子和應用程序期刊以及VLSI信號處理期刊的編委成員，超大規模集成電路（VLSI)系統指導委員會的IEEE(美國電氣電子工程師學會）匯刊的主席，以及一些會議的技術方案委員會的成員。此前，他是超大規模集成電路（VLSI)系統的IEEE匯刊主編、IEEE會議和有關電路與系統II：模擬和數字信號處理方面IEEE匯刊的編委會成員、電路與系統（CAS)學會理事會的成員、社會理事會的成員、多個IEEE會議的計劃和技術主席，羅切斯特大學研究生教學獎和工程學院教學卓越獎的評委。Friedman博士是一名資深的富布賴特學者和IEEE會士。
書友推薦
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
中國歷史的瞬間
- >
羅庸西南聯大授課錄
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
伯納黛特,你要去哪(2021新版)
- >
莉莉和章魚
- >
姑媽的寶刀
- >
有舍有得是人生
本類暢銷
