中圖網小程序
一鍵登錄
更方便
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
32位嵌入式微處理器原理及應用 版權信息
- ISBN：9787512401303
- 條形碼：9787512401303 ; 978-7-5124-0130-3
- 裝幀：暫無
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
32位嵌入式微處理器原理及應用 本書特色
本書是“高等學校通用教材”之一，全書共分7個章節，主要對32位嵌入式微處理器原理及應用知識作了介紹，具體內容包括s+core 7體系結構、s+core 7指令系統、spce3200使用指南、spce3200功能部件、spce3200開發系統介紹等。該書可供各大專院校作為教材使用，也可供從事相關工作的人員作為參考用書使用。
32位嵌入式微處理器原理及應用 內容簡介
本書共分七章。主要介紹了spce3200為內核的s+core 7體系結構、指令系統；spce3200的使用指南、功能部件、系統開發和spce3200的應用實例。
書中所含內容豐富、講解由淺入深，通俗易懂，并附有大量的圖示和程序，具有很強的實用性和指導性。
本書適用于愛好單片機專業的各大中專院校的師生教學，也選用于工程實踐的科技工作者閱讀與參考。
32位嵌入式微處理器原理及應用 目錄
第1章 s+core 7體系結構
1.1 s+core 7簡介
1.2 s+core 7特點
1.3 體系結構直接支持的數據類型
1.4 處理器模式
1.5 內部寄存器
1.5.1 概述
1.5.2 通用寄存器
1.5.3 用戶自定義引擎寄存器
1.5.4 特殊功能寄存器
1.5.5 控制寄存器
1.6 異常
1.6.1 異常原因
1.6.2 異常處理流程
1.6.3 異常優先級
1.6.4 異常向量
1.6.5 各種異常描述
1.7 緩存簡介
1.7.1 指令cache
1.7.2 數據cache
1.7.3 存儲器一致性
1.8 指令存儲器和數據存儲器
1.8.1 指令存儲器
1.8.2 數據存儲器
1.9 片上調試
第2章 s+core 7指令系統
2.1 概述
2.2 指令格式與編碼
2.3 32位指令集
2.3.1 裝載與存儲指令
2.3.2 數據處理指令
2.3.3 分支指令
2.3.4 特殊指令
2.3.5 協處理器指令
2.4 16位指令集
2.4.1 裝載與存儲指令
2.4.2 數據處理指令
2.4.3 跳轉與分支指令
2.4.4 特殊指令
2.4.5 并行條件執行
2.5 合成指令集
2.6 s+core 7處理器的gnu編譯器
2.6.1 s+core 7 c編譯器參數
2.6.2 s+core 7 c編譯器的基本數據類型
2.6.3 s+core 7 c編譯器的函數調用約定
2.7 s+core 7處理器的gnu匯編器
2.7.1 s+core 7 c匯編器參數
2.7.2 匯編語言語法
2.7.3 匯編器偽指令
2.7.4 段及其重定位
2.8 s+core 7處理器的gnu鏈接器
第3章 spce3200使用指南
3.1簡介
3.1.1 概述
3.1.2 spce3200特性
3.2 引腳信息
3.2.1 spce3200的引腳分布
3.2.2 spce3200的引腳描述
3.3 結構概述
3.4 存儲器分配
3.5 存儲器映射
3.6 鎖相環pll與時鐘發生器ckg
3.6.1 鎖相環pll
3.6.2 時鐘發生器ckg
3.6.3 寄存器描述
3.6.4 系統時鐘調整
3.7 中斷控制器
3.7.1 概述
3.7.2 特性
3.7.3 中斷源
3.7.4 結構框圖
3.7.5 寄存器描述
3.7.6 中斷機制
3.7.7 應用舉例
3.8 存儲器接口單元
3.9 apb總線dma
3.10 啟動代碼
3.10.1 文件組成
3.10.2 *prog.ld
3.10.3 *startup.s
3.10.4 啟動代碼工作流程
第4章 spce3200功能部件
4.1 通用i/o口
4.1.1 概述
4.1.2 引腳描述
4.1.3 結構
4.1.4 寄存器描述
4.1.5 基本操作
4.2 定時器
4.2.1 概述
4.2.2 特性
4.2.3 引腳描述
4.2.4 結構
4.2.5 寄存器描述
4.2.6 基本操作
4.2.7 注意事項
4.3 實時時鐘
4.3.1 概述
4.3.2 特征
4.3.3 寄存器描述
4.3.4 基本操作
4.3.5 應用舉例
4.4 時基
4.4.1 概述
4.4.2 結構
4.4.3 寄存器描述
4.4.4 基本操作
4.4.5 應用舉例
4.5 看門狗
4.5.1 概述
4.5.2 特性
4.5.3 結構
4.5.4 寄存器描述
4.5.5 基本操作
4.5.6 注意事項
4.6 睡眠與喚醒
4.6.1 睡眠
4.6.2 睡眠相關寄存器
4.6.3 喚醒
4.6.4 鍵喚醒相關寄存器
4.6.5 應用舉例
4.7 模/數轉換器
4.7.1 概述
4.7.2 特性
4.7.3 引腳描述
4.7.4 結構框圖
4.7.5 寄存器描述
4.7.6 基本操作
4.7.7 注意事項
4.8 通用異步串行通信模塊
4.8.1 概述
4.8.2 特性
4.8.3 引腳描述
4.8.4 結構框圖
4.8.5 寄存器描述
4.8.6 基本操作
4.8.7 注意事項
4.9 串行外圍接口
4.9.1 概述
4.9.2 特性
4.9.3 引腳描述
4.9.4 結構框圖
4.9.5 spi描述
4.9.6 寄存器描述
4.9.7 基本操作
4.9.8 注意事項
4.10 標準的硬件接口
4.10.1 概述
4.10.2 特性
4.10.3 引腳描述
4.10.4 結構框圖
4.10.5 i2c描述
4.10.6 寄存器描述
4.10.7 基本操作
4.10.8 注意事項
4.11 sio控制器
4.11.1 概述
4.11.2 特性
4.11.3 引腳描述
4.11.4 結構
4.11.5 寄存器描述
4.11.6 基本操作
4.11.7 注意事項
4.12 nor型flash控制器
4.12.1 概述
4.12.2 特性
4.12.3 引腳描述
4.12.4 寄存器描述
4.12.5 基本操作
4.13 tft lcd控制器
4.13.1 概述
4.13.2 特性
4.13.3 引腳描述
4.13.4 寄存器描述
4.13.5 基本操作
第5章 spce3200開發系統介紹
5.1 spce3200實驗儀
5.1.1 功能特點
5.1.2 硬件原理
5.2 s+core ide集成開發環境
5.2.1 工程的編輯
5.2.2 工程的調試
5.3 應用舉例
第6章 spce3200應用實例
6.1 原理概述
6.2 應用分析
6.3 硬件電路
6.4 程序設計
6.4.1 主程序
6.4.2 軟件fifo管理程序
6.4.3 uart收發程序
6.4.4 rtc控制及日期計算程序
6.4.5 nor型flash操作程序
6.4.6 命令獲取和分配程序
6.4.7 命令處理程序
第7章 附錄
7.1 常用術語、縮寫和約定解釋
7.1.1 術語
7.1.2 縮寫
7.1.3 約定
7.2 cpu內核寄存器速查表
7.3 硬件模塊寄存器速查表
7.4 匯編指令速查表
7.5 偽指令速查表
1.1 s+core 7簡介
1.2 s+core 7特點
1.3 體系結構直接支持的數據類型
1.4 處理器模式
1.5 內部寄存器
1.5.1 概述
1.5.2 通用寄存器
1.5.3 用戶自定義引擎寄存器
1.5.4 特殊功能寄存器
1.5.5 控制寄存器
1.6 異常
1.6.1 異常原因
1.6.2 異常處理流程
1.6.3 異常優先級
1.6.4 異常向量
1.6.5 各種異常描述
1.7 緩存簡介
1.7.1 指令cache
1.7.2 數據cache
1.7.3 存儲器一致性
1.8 指令存儲器和數據存儲器
1.8.1 指令存儲器
1.8.2 數據存儲器
1.9 片上調試
第2章 s+core 7指令系統
2.1 概述
2.2 指令格式與編碼
2.3 32位指令集
2.3.1 裝載與存儲指令
2.3.2 數據處理指令
2.3.3 分支指令
2.3.4 特殊指令
2.3.5 協處理器指令
2.4 16位指令集
2.4.1 裝載與存儲指令
2.4.2 數據處理指令
2.4.3 跳轉與分支指令
2.4.4 特殊指令
2.4.5 并行條件執行
2.5 合成指令集
2.6 s+core 7處理器的gnu編譯器
2.6.1 s+core 7 c編譯器參數
2.6.2 s+core 7 c編譯器的基本數據類型
2.6.3 s+core 7 c編譯器的函數調用約定
2.7 s+core 7處理器的gnu匯編器
2.7.1 s+core 7 c匯編器參數
2.7.2 匯編語言語法
2.7.3 匯編器偽指令
2.7.4 段及其重定位
2.8 s+core 7處理器的gnu鏈接器
第3章 spce3200使用指南
3.1簡介
3.1.1 概述
3.1.2 spce3200特性
3.2 引腳信息
3.2.1 spce3200的引腳分布
3.2.2 spce3200的引腳描述
3.3 結構概述
3.4 存儲器分配
3.5 存儲器映射
3.6 鎖相環pll與時鐘發生器ckg
3.6.1 鎖相環pll
3.6.2 時鐘發生器ckg
3.6.3 寄存器描述
3.6.4 系統時鐘調整
3.7 中斷控制器
3.7.1 概述
3.7.2 特性
3.7.3 中斷源
3.7.4 結構框圖
3.7.5 寄存器描述
3.7.6 中斷機制
3.7.7 應用舉例
3.8 存儲器接口單元
3.9 apb總線dma
3.10 啟動代碼
3.10.1 文件組成
3.10.2 *prog.ld
3.10.3 *startup.s
3.10.4 啟動代碼工作流程
第4章 spce3200功能部件
4.1 通用i/o口
4.1.1 概述
4.1.2 引腳描述
4.1.3 結構
4.1.4 寄存器描述
4.1.5 基本操作
4.2 定時器
4.2.1 概述
4.2.2 特性
4.2.3 引腳描述
4.2.4 結構
4.2.5 寄存器描述
4.2.6 基本操作
4.2.7 注意事項
4.3 實時時鐘
4.3.1 概述
4.3.2 特征
4.3.3 寄存器描述
4.3.4 基本操作
4.3.5 應用舉例
4.4 時基
4.4.1 概述
4.4.2 結構
4.4.3 寄存器描述
4.4.4 基本操作
4.4.5 應用舉例
4.5 看門狗
4.5.1 概述
4.5.2 特性
4.5.3 結構
4.5.4 寄存器描述
4.5.5 基本操作
4.5.6 注意事項
4.6 睡眠與喚醒
4.6.1 睡眠
4.6.2 睡眠相關寄存器
4.6.3 喚醒
4.6.4 鍵喚醒相關寄存器
4.6.5 應用舉例
4.7 模/數轉換器
4.7.1 概述
4.7.2 特性
4.7.3 引腳描述
4.7.4 結構框圖
4.7.5 寄存器描述
4.7.6 基本操作
4.7.7 注意事項
4.8 通用異步串行通信模塊
4.8.1 概述
4.8.2 特性
4.8.3 引腳描述
4.8.4 結構框圖
4.8.5 寄存器描述
4.8.6 基本操作
4.8.7 注意事項
4.9 串行外圍接口
4.9.1 概述
4.9.2 特性
4.9.3 引腳描述
4.9.4 結構框圖
4.9.5 spi描述
4.9.6 寄存器描述
4.9.7 基本操作
4.9.8 注意事項
4.10 標準的硬件接口
4.10.1 概述
4.10.2 特性
4.10.3 引腳描述
4.10.4 結構框圖
4.10.5 i2c描述
4.10.6 寄存器描述
4.10.7 基本操作
4.10.8 注意事項
4.11 sio控制器
4.11.1 概述
4.11.2 特性
4.11.3 引腳描述
4.11.4 結構
4.11.5 寄存器描述
4.11.6 基本操作
4.11.7 注意事項
4.12 nor型flash控制器
4.12.1 概述
4.12.2 特性
4.12.3 引腳描述
4.12.4 寄存器描述
4.12.5 基本操作
4.13 tft lcd控制器
4.13.1 概述
4.13.2 特性
4.13.3 引腳描述
4.13.4 寄存器描述
4.13.5 基本操作
第5章 spce3200開發系統介紹
5.1 spce3200實驗儀
5.1.1 功能特點
5.1.2 硬件原理
5.2 s+core ide集成開發環境
5.2.1 工程的編輯
5.2.2 工程的調試
5.3 應用舉例
第6章 spce3200應用實例
6.1 原理概述
6.2 應用分析
6.3 硬件電路
6.4 程序設計
6.4.1 主程序
6.4.2 軟件fifo管理程序
6.4.3 uart收發程序
6.4.4 rtc控制及日期計算程序
6.4.5 nor型flash操作程序
6.4.6 命令獲取和分配程序
6.4.7 命令處理程序
第7章 附錄
7.1 常用術語、縮寫和約定解釋
7.1.1 術語
7.1.2 縮寫
7.1.3 約定
7.2 cpu內核寄存器速查表
7.3 硬件模塊寄存器速查表
7.4 匯編指令速查表
7.5 偽指令速查表
展開全部
32位嵌入式微處理器原理及應用 節選
《32位嵌入式微處理器原理及應用》共分七章。主要介紹了SPCE3200為內核的S+core 7體系結構、指令系統；SPCE3200的使用指南、功能部件、系統開發和SPCE3200的應用實例。書中所含內容豐富、講解由淺人深，通俗易懂，并附有大量的圖示和程序，具有很強的實用性和指導性。《32位嵌入式微處理器原理及應用》適用于愛好單片機專業的各大中專院校的師生教學，也選用于工程實踐的科技工作者閱讀與參考。
32位嵌入式微處理器原理及應用 相關資料
插圖：隨著電子產品的不斷升級和高性能的產品的推出，現有的8／16位微控制器MCU計算性能、集成度已不能滿足一些產品的開發要求。因此，各大公司紛紛用ARM、MIPS或自己的CPU核推出高性能的32位微控制器，以滿足不同終端產品對McU性能的需求。s+core 7處理器是臺灣凌陽科技公司推出的一款32位嵌入式微處理器，與其他32位微處理器相比，它具有強大的多媒體特性。凌陽目前已經推出多款基于S+cote 7內核的32位芯片，SPCE3200是其中的一款。為了系統了解凌陽32位系列芯片，本書先介紹S+cote 7內核體系結構、指令集等基礎和共性的知識，然后介紹SPCE3200特色。本章詳細介紹S+core 7處理器內核特點、數據類型、處理器模式、內部寄存器、異常、緩存和調試等方面內容。1.1 S+core 7簡簡介S+COte 7處理器由臺灣凌陽科技公司自行設計，是臺灣第一個擁有獨立知識產權的32位RISC（Reduced Instruction Set Computing，精簡指令集）CPU內核。S+core 7是一個單任務、具有7級流水線的高性能、高速32位RISC處理器，采用了Sunplus ISA（Instruction Set Architecture，指令集構架）指令集。該處理器架構支持32／16位混合指令模式以及并行條件執行，從而提高了代碼密度。S+cote 7內核采用了AMBA（Advanced Microcoutroller Bus Architecture，增強型微控制器總線構架）總線，為SoC（System on a Chip，片上系統）集成、擴展協處理器和用戶接口提供了靈活性；S+core 7使用SJTAG技術使測試和調試程序更加有效。凌陽公司目前已經推出多款s+core 7內核系列32位芯片，并在多個產品上得到大量應用。
書友推薦
- >
名家帶你讀魯迅:故事新編
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
李白與唐代文化
- >
伊索寓言-世界文學名著典藏-全譯本
- >
羅曼·羅蘭讀書隨筆-精裝
- >
姑媽的寶刀
- >
唐代進士錄
- >
朝聞道
本類暢銷
