中圖網(wǎng)小程序
一鍵登錄
更方便
>
>>
Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤)
包郵 Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤)
作者：夏宇聞.黃然編著
所屬叢書：
高等學(xué)校通用教材
開本：
16開
頁(yè)數(shù)：
258
本類榜單：工業(yè)技術(shù)銷量榜
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(jì)(下)
-
>
基于個(gè)性化設(shè)計(jì)策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國(guó)高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機(jī)車概要.交流傳動(dòng)內(nèi)燃.電力機(jī)車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問題與脈絡(luò)
中圖價(jià):¥19.1
加入購(gòu)物車
Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤) 版權(quán)信息
- ISBN：9787811248821
- 條形碼：9787811248821 ; 978-7-81124-882-1
- 裝幀：暫無(wú)
- 冊(cè)數(shù)：暫無(wú)
- 重量：暫無(wú)
- 所屬分類：>>
Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤) 本書特色
《Verilog SOPC高級(jí)實(shí)驗(yàn)教程》共分10講內(nèi)容，第1講至第5講和實(shí)驗(yàn)是為了介紹ModemSim仿真工具和Quartus Ⅱ綜合工具的使用，以及基本的設(shè)計(jì)方法、RTL功能仿真、時(shí)序仿真和硬件運(yùn)行仿真的概念；第6講到第10講內(nèi)容和實(shí)驗(yàn)是為學(xué)習(xí)如何創(chuàng)建和利用現(xiàn)成的IP資源而專門設(shè)計(jì)的！禫erilog SOPC高級(jí)實(shí)驗(yàn)教程(附盤)》可作為電子信息、自動(dòng)控制、計(jì)算機(jī)工程類大學(xué)本科高年級(jí)學(xué)生和研究生的教學(xué)用書，亦可供其他工程技術(shù)人員自學(xué)與參考
Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤) 內(nèi)容簡(jiǎn)介
verilog sopc 高級(jí)實(shí)驗(yàn)教程是為學(xué)習(xí)verilog語(yǔ)言之后，想在fpga上設(shè)計(jì)并實(shí)現(xiàn)嵌入式數(shù)字系統(tǒng)的人們而專門編寫的。本實(shí)驗(yàn)教程是《verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》（第2版）的后續(xù)課程，是姊妹篇。本書通過由淺入深的10個(gè)實(shí)驗(yàn)，詳細(xì)地介紹了modelsim 6.0和quartus ⅱ 8.1的操作步驟，扼要地介紹了quartus ⅱ 8.1的主要設(shè)計(jì)資源和sopcbuilder等工具的應(yīng)用方法，并闡述了如何配合自己設(shè)計(jì)的verilog模塊和fpga中的內(nèi)嵌處理器nios ⅱ 等現(xiàn)成ip資源，設(shè)計(jì)并實(shí)現(xiàn)高性能嵌入式硬件/軟件系統(tǒng)。本實(shí)驗(yàn)教程也可以作為集成電路設(shè)計(jì)專業(yè)系統(tǒng)芯片（soc）前端邏輯設(shè)計(jì)和驗(yàn)證課程的實(shí)驗(yàn)教材。為了使闡述的內(nèi)容更加具體，本教程中的每個(gè)實(shí)驗(yàn)均選用altera fpga （型號(hào)為cyclone ⅱ ep2c35f672c8）實(shí)現(xiàn)，并在革新科技公司專業(yè)級(jí)實(shí)驗(yàn)平臺(tái)gxsoc/sopc運(yùn)行通過！ 本書可作為電子信息、自動(dòng)控制、計(jì)算機(jī)工程類大學(xué)本科高年級(jí)學(xué)生和研究生的教學(xué)用書，亦可供其他工程技術(shù)人員自學(xué)與參考。
Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤) 目錄
第1講 ModelSim SE 6.0的操作11.1 創(chuàng)建設(shè)計(jì)文件的目錄21.2 編寫RTL代碼31.3 編寫測(cè)試代碼31.4 開始RTL仿真前的準(zhǔn)備工作41.5 編譯前的準(zhǔn)備、編譯和加載51.6 波形觀察器的設(shè)置51.7 仿真的運(yùn)行控制5總結(jié)6思考題6第2講 Quartus 8.1入門82.1 Quartus Ⅱ的基本操作知識(shí)82.2 Quartus Ⅱ的在線幫助92.3 建立新的設(shè)計(jì)項(xiàng)目92.4 用線路原理圖為輸入設(shè)計(jì)電路 122.4.1 圖塊編輯器的使用122.4.2 線路原理圖文件與Verilog 文件之間的轉(zhuǎn)換162.5 編譯器的使用162.6 對(duì)已設(shè)計(jì)的電路進(jìn)行仿真192.7 對(duì)已布局布線的電路進(jìn)行時(shí)序仿真20總結(jié)21思考題21第3講 用Altera器件實(shí)現(xiàn)電路233.1 用Cyclone ⅡFPGA實(shí)現(xiàn)電路 233.2 芯片的選擇243.3 項(xiàng)目的編譯263.4 在FPGA中實(shí)現(xiàn)設(shè)計(jì)的電路27總結(jié)35思考題35第4講 參數(shù)化模塊庫(kù)的使用374.1 在Quartus Ⅱ下建立引用參數(shù)化模塊的目錄和設(shè)計(jì)項(xiàng)目374.2 在Quartus Ⅱ下進(jìn)入設(shè)計(jì)資源引用環(huán)境374.3 參數(shù)化加法-減法器的配置和確認(rèn)384.4 參數(shù)化加法器的編譯和時(shí)序分析434.5 復(fù)雜算術(shù)運(yùn)算的硬件邏輯實(shí)現(xiàn)43總結(jié)44思考題45第5講 鎖相環(huán)模塊和SignalTap的使用485.1 在Quartus Ⅱ下建立引用參數(shù)化模塊的目錄和設(shè)計(jì)項(xiàng)目485.2 在Quartus Ⅱ下進(jìn)入設(shè)計(jì)資源引用環(huán)境495.3 參數(shù)化鎖相環(huán)的配置和確認(rèn)495.4 參數(shù)化鎖相環(huán)配置后生成的Verilog代碼535.5 參數(shù)化PLL的實(shí)例引用575.6 設(shè)計(jì)模塊電路引腳的分配595.7 用ModelSim對(duì)設(shè)計(jì)電路進(jìn)行布局布線后仿真圖605.8 Signal Tap Ⅱ的使用625.8.1 Signal Tap Ⅱ和其他邏輯電路調(diào)試工具的原理635.8.2 調(diào)用Signal Tap Ⅱ的方法635.8.3 Signal Tap Ⅱ的配置64總結(jié)70思考題71第6講 Quartus ⅡSOPCBuilder的使用736.1 Quartus ⅡSOPCBuilder的總體介紹736.2 SOPCBuilder人機(jī)界面的介紹736.3 將Nios Ⅱ處理器核添加到系統(tǒng)756.4 部件之間連接的確定766.5 系統(tǒng)內(nèi)存部件的確定及其在系統(tǒng)中的添加776.6 系統(tǒng)構(gòu)成部件的重新命名和系統(tǒng)的標(biāo)識(shí)符786.7 基地址和中斷請(qǐng)求優(yōu)先級(jí)別的指定786.8 Nios Ⅱ復(fù)位和異常地址的設(shè)置796.9 Nios Ⅱ系統(tǒng)的生成796.10 將配置好的 Nios Ⅱ核集成到MyNiosSystem項(xiàng)目816.11 用 Nios Ⅱ軟件集成開發(fā)環(huán)境IDE建立用戶程序836.12 軟件代碼解釋87總結(jié)88思考題和實(shí)驗(yàn)88第7講 在Nios Ⅱ系統(tǒng)中融入IP917.1 Avalon總線概況917.2 設(shè)計(jì)模塊和信號(hào)輸入電路簡(jiǎn)介927.2.1 LED陣列顯示接口的設(shè)計(jì)（ leds_matrix.v ）927.2.2 按鈕信號(hào)的輸入（button.v）987.3 硬件設(shè)計(jì)步驟1007.3.1 建一個(gè)目錄放置設(shè)計(jì)文件1007.3.2 創(chuàng)建設(shè)計(jì)的組件1017.3.3 Nios Ⅱ系統(tǒng)的構(gòu)成1057.3.4 對(duì)Verilog 文件的歸納和編寫設(shè)計(jì)項(xiàng)目的頂層文件1087.3.5 用.tcl文件對(duì)FPGA引腳的定義1107.3.6 對(duì)項(xiàng)目的編譯1137.3.7 把編譯生成的電路配置代碼下載到FPGA1147.4 軟件設(shè)計(jì)步驟1147.4.1 建立軟件程序目錄并調(diào)用Nios ⅡIDE1147.4.2 程序的運(yùn)行118總結(jié)118思考題119第8講 LCD顯示控制器IP的設(shè)計(jì)1218.1 LCD顯示的相關(guān)概念介紹1218.1.1 位圖的基礎(chǔ)知識(shí)1218.1.2 位圖的尺寸1228.1.3 位圖顏色1228.1.4 地址的線性、矩形選擇1228.1.5 alpha混合1228.1.6 TFT-LCD彩色顯示控制時(shí)序圖1238.1.7 顯示器控制接口（IP）知識(shí)產(chǎn)權(quán)核介紹1248.2 顯示控制器IP核總體結(jié)構(gòu)及其與嵌入式Nios Ⅱ處理器核的關(guān)系1258.3 端口信號(hào)的說明1278.4 顯示控制器IP核的基本操作1288.5 顯示控制器IP寄存器的說明1288.5.1 寄存器總體介紹1288.5.2 控制寄存器組1298.5.3 時(shí)序寄存器組1308.5.4 背景層相關(guān)寄存器組1318.6 模塊劃分及模塊功能簡(jiǎn)介1328.7 LCD IP模塊的測(cè)試1378.8 在SOPC系統(tǒng)中應(yīng)用LCD顯示控制器IP核1378.9 構(gòu)建SOPC系統(tǒng)1458.10 引腳分配1518.11 軟件開發(fā)1538.12 軟件代碼解釋158總結(jié)158思考題159第9講 BitBLT控制器IP1619.1 圖形加速及BitBLT相關(guān)概念介紹1619.1.1 位圖和BitBLT1629.1.2 調(diào)色板1629.1.3 顏色擴(kuò)展1639.1.4 顏色鍵控1639.1.5 光柵操作1639.2 BitBLT控制器IP介紹1649.2.1 BitBLT控制器IP結(jié)構(gòu)和系統(tǒng)結(jié)構(gòu)框圖1649.2.2 BitBLT控制器IP寄存器說明1669.2.3 BitBLT控制器IP模塊說明1679.3 BitBLT控制器IP使用示例1699.3.1 構(gòu)建SOPC系統(tǒng)1699.3.2 引腳分配1739.3.3 軟件開發(fā)1769.3.4 軟件源程序1829.3.5 軟件代碼解釋189總結(jié)190思考題191第10講 復(fù)雜SOPC系統(tǒng)的設(shè)計(jì)19210.1 本講使用的主要組件簡(jiǎn)介19310.1.1 LCD控制器19310.1.2 BitBLT控制器 19310.2 硬件設(shè)計(jì)步驟19310.2.1 Quartus Ⅱ工程的建立19310.2.2 在工程中加入LCD控制器和BitBLT控制器19410.2.3 Nios Ⅱ系統(tǒng)的構(gòu)成19410.2.4 編寫設(shè)計(jì)項(xiàng)目頂層文件19410.2.5 FPGA引腳定義19410.2.6 編譯和下載項(xiàng)目19410.3 軟件開發(fā)19410.3.1 軟件程序介紹19410.3.2 軟件結(jié)構(gòu)19510.3.3 軟件源程序19510.3.4 軟件代碼解釋203總結(jié)203思考題205本書的結(jié)束語(yǔ)206附錄 GX-SOC/ SOPC 專業(yè)級(jí)創(chuàng)新開發(fā)實(shí)驗(yàn)平臺(tái)207附錄1 GX-SOC/SOPC-DEV-LAB Platform開發(fā)實(shí)驗(yàn)平臺(tái)概述207附錄2 GX-SOC/SOPC-DEV-LAB Platform 創(chuàng)新開發(fā)實(shí)驗(yàn)平臺(tái)簡(jiǎn)介209附錄3 GX-SOC/SOPC-DEV-LAB Platform創(chuàng)新開發(fā)實(shí)驗(yàn)平臺(tái)的組成和結(jié)構(gòu)210附錄4 GX-SOPC-EP2C35-M672 Cyclone Ⅱ核心板硬件資源介紹253參考文獻(xiàn)259
展開全部
Verilog SOPC高級(jí)實(shí)驗(yàn)教程-(內(nèi)配光盤) 節(jié)選
《Verilog SOPC高級(jí)實(shí)驗(yàn)教程》是《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》（第2版）的后續(xù)課程，是姊妹篇。《Verilog SOPC高級(jí)實(shí)驗(yàn)教程》通過由淺入深的10個(gè)實(shí)驗(yàn)，詳細(xì)地介紹了ModelSim 6.0和Quartus Ⅱ 8.1的操作步驟，扼要地介紹了Quartus Ⅱ 8.1的主要設(shè)計(jì)資源和SOPCBuilder等工具的應(yīng)用方法，并闡述了如何配合自己設(shè)計(jì)的Verilog模塊和FPGA中的內(nèi)嵌處理器Nios Ⅱ 等現(xiàn)成IP資源，設(shè)計(jì)并實(shí)現(xiàn)高性能嵌入式硬件/軟件系統(tǒng)。本實(shí)驗(yàn)教程也可以作為集成電路設(shè)計(jì)專業(yè)系統(tǒng)芯片（SoC）前端邏輯設(shè)計(jì)和驗(yàn)證課程的實(shí)驗(yàn)教材。為了使闡述的內(nèi)容更加具體，本教程中的每個(gè)實(shí)驗(yàn)均選用Altera FPGA （型號(hào)為Cyclone Ⅱ EP2C35F672C8）實(shí)現(xiàn)，并在革新科技公司專業(yè)級(jí)實(shí)驗(yàn)平臺(tái)GXSOC/SOPC運(yùn)行通過。Verilog SOPC 高級(jí)實(shí)驗(yàn)教程是為學(xué)習(xí)Verilog語(yǔ)言之后，想在FPGA上設(shè)計(jì)并實(shí)現(xiàn)嵌入式數(shù)字系統(tǒng)的人們而專門編寫的！禫erilog SOPC高級(jí)實(shí)驗(yàn)教程》可作為電子信息、自動(dòng)控制、計(jì)算機(jī)工程類大學(xué)本科高年級(jí)學(xué)生和研究生的教學(xué)用書，亦可供其他工程技術(shù)人員自學(xué)與參考。
書友推薦
- >
羅庸西南聯(lián)大授課錄
- >
龍榆生：詞曲概論/大家小書
- >
苦雨齋序跋文-周作人自編集
- >
詩(shī)經(jīng)-先民的歌唱
- >
中國(guó)人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
人文閱讀與收藏·良友文學(xué)叢書:一天的工作
- >
伯納黛特,你要去哪(2021新版)
- >
巴金－再思錄
本類暢銷
