中圖網(wǎng)小程序
一鍵登錄
更方便
包郵 Verilog HDL數(shù)字設(shè)計(jì)與綜合-第二版
所屬叢書：
國外電子與通信教材系列
開本：
16開
頁數(shù)：
306
本類榜單：工業(yè)技術(shù)銷量榜
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(jì)(下)
-
>
基于個(gè)性化設(shè)計(jì)策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機(jī)車概要.交流傳動(dòng)內(nèi)燃.電力機(jī)車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問題與脈絡(luò)
中圖價(jià):¥22.1
暫時(shí)缺貨
Verilog HDL數(shù)字設(shè)計(jì)與綜合-第二版 版權(quán)信息
- ISBN：9787121089473
- 條形碼：9787121089473 ; 978-7-121-08947-3
- 裝幀：暫無
- 冊(cè)數(shù)：暫無
- 重量：暫無
- 所屬分類：>>>
Verilog HDL數(shù)字設(shè)計(jì)與綜合-第二版 內(nèi)容簡(jiǎn)介
本書從用戶的角度全面闡述了verilog hdl語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級(jí)主題。書中的內(nèi)容全部符合verilog hdl ieee 1364-2001標(biāo)準(zhǔn)。
本書適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)的學(xué)習(xí)數(shù)字電路設(shè)計(jì)的大學(xué)本科高年級(jí)學(xué)生閱讀，也適合數(shù)字系統(tǒng)設(shè)計(jì)工程師和已具有多年verilog設(shè)計(jì)工作經(jīng)驗(yàn)的資深工程師參考。
Verilog HDL數(shù)字設(shè)計(jì)與綜合-第二版 目錄
**部分 verilog 基礎(chǔ)知識(shí)
第1章 verilog hdl數(shù)字設(shè)計(jì)綜述
1.1 數(shù)字電路cad技術(shù)的發(fā)展歷史
1.2 硬件描述語言的出現(xiàn)
1.3 典型設(shè)計(jì)流程
1.4 硬件描述語言的意義
1.5 verilog hdl的優(yōu)點(diǎn)
1.6 硬件描述語言的發(fā)展趨勢(shì)
第2章 層次建模的概念
2.1 設(shè)計(jì)方法學(xué)
2.2 四位脈動(dòng)進(jìn)位計(jì)數(shù)器
2.3 模塊
2.4 模塊實(shí)例
2.5 邏輯仿真的構(gòu)成
2.6 舉例
2.7 小結(jié)
2.8 習(xí)題
第3章 基本概念
3.1 詞法約定
3.2 數(shù)據(jù)類型
3.3 系統(tǒng)任務(wù)和編譯指令
3.4 小結(jié)
3.5 習(xí)題
第4章 模塊和端口
4.1 模塊
4.2 端口
4.3 層次命名
4.4 小結(jié)
4.5 習(xí)題
第5章 門級(jí)建模
5.1 門的類型
5.2 門延遲
5.3 小結(jié)
5.4 習(xí)題
第6章 數(shù)據(jù)流建模
6.1 連續(xù)賦值語句
6.2 延遲
6.3 表達(dá)式、操作符和操作數(shù)
6.4 操作符類型
6.5 舉例
6.6 小結(jié)
6.7 習(xí)題
第7章 行為級(jí)建模
7.1 結(jié)構(gòu)化過程語句
7.2 過程賦值語句
7.3 時(shí)序控制
7.4 條件語句
7.5 多路分支語句
7.6 循環(huán)語句
7.7 順序塊和并行塊
7.8 生成塊
7.9 舉例
7.10 小結(jié)
7.11 習(xí)題
第8章 任務(wù)和函數(shù)
8.1 任務(wù)和函數(shù)的區(qū)別
8.2 任務(wù)
8.3 函數(shù)
8.4 小結(jié)
8.5 習(xí)題
第9章 實(shí)用建模技術(shù)
9.1 過程連續(xù)賦值
9.2 改寫參數(shù)
9.3 條件編譯和執(zhí)行
9.4 時(shí)間尺度
……
第二部分 verilog高級(jí)主題
第三部分 附錄
參考文獻(xiàn)
譯者后記
第1章 verilog hdl數(shù)字設(shè)計(jì)綜述
1.1 數(shù)字電路cad技術(shù)的發(fā)展歷史
1.2 硬件描述語言的出現(xiàn)
1.3 典型設(shè)計(jì)流程
1.4 硬件描述語言的意義
1.5 verilog hdl的優(yōu)點(diǎn)
1.6 硬件描述語言的發(fā)展趨勢(shì)
第2章 層次建模的概念
2.1 設(shè)計(jì)方法學(xué)
2.2 四位脈動(dòng)進(jìn)位計(jì)數(shù)器
2.3 模塊
2.4 模塊實(shí)例
2.5 邏輯仿真的構(gòu)成
2.6 舉例
2.7 小結(jié)
2.8 習(xí)題
第3章 基本概念
3.1 詞法約定
3.2 數(shù)據(jù)類型
3.3 系統(tǒng)任務(wù)和編譯指令
3.4 小結(jié)
3.5 習(xí)題
第4章 模塊和端口
4.1 模塊
4.2 端口
4.3 層次命名
4.4 小結(jié)
4.5 習(xí)題
第5章 門級(jí)建模
5.1 門的類型
5.2 門延遲
5.3 小結(jié)
5.4 習(xí)題
第6章 數(shù)據(jù)流建模
6.1 連續(xù)賦值語句
6.2 延遲
6.3 表達(dá)式、操作符和操作數(shù)
6.4 操作符類型
6.5 舉例
6.6 小結(jié)
6.7 習(xí)題
第7章 行為級(jí)建模
7.1 結(jié)構(gòu)化過程語句
7.2 過程賦值語句
7.3 時(shí)序控制
7.4 條件語句
7.5 多路分支語句
7.6 循環(huán)語句
7.7 順序塊和并行塊
7.8 生成塊
7.9 舉例
7.10 小結(jié)
7.11 習(xí)題
第8章 任務(wù)和函數(shù)
8.1 任務(wù)和函數(shù)的區(qū)別
8.2 任務(wù)
8.3 函數(shù)
8.4 小結(jié)
8.5 習(xí)題
第9章 實(shí)用建模技術(shù)
9.1 過程連續(xù)賦值
9.2 改寫參數(shù)
9.3 條件編譯和執(zhí)行
9.4 時(shí)間尺度
……
第二部分 verilog高級(jí)主題
第三部分 附錄
參考文獻(xiàn)
譯者后記
展開全部
Verilog HDL數(shù)字設(shè)計(jì)與綜合-第二版 作者簡(jiǎn)介
Samir Palnitkar目前是美國Jambo Systems公司總裁。Jambo Systems公司是一流的專用集成電路(ASIC)設(shè)計(jì)和驗(yàn)證服務(wù)公司，專門從事高級(jí)微處理器、網(wǎng)絡(luò)和通信芯片的設(shè)計(jì)服務(wù)。Palnitkar先生曾創(chuàng)辦一系列小型的高科技公司。他是Integrated Intellectual Property公司的創(chuàng)辦人。該公司是一家專用集成電路設(shè)計(jì)公司，已被Lattice Semiconductor公司收購。后來，他創(chuàng)建了電子商務(wù)軟件公司0bon90，已被AOLTimeWarner公司收購。
書友推薦
- >
中國人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
有舍有得是人生
- >
二體千字文
- >
李白與唐代文化
- >
回憶愛瑪儂
- >
史學(xué)評(píng)論
- >
巴金－再思錄
- >
羅曼·羅蘭讀書隨筆-精裝
本類暢銷
