掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
Xilinx FPGA 設計基礎(VHDL版)(含光盤) 版權信息
- ISBN：9787560619590
- 條形碼：9787560619590 ; 978-7-5606-1959-0
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
Xilinx FPGA 設計基礎(VHDL版)(含光盤) 內容簡介
本書系統地介紹了Xilinx公司FPGA的結構特點和相關開發軟件的使用方法，詳細描述了VHDL語言的語法和設計方法，并深入討論了Xilinx FPGA相關硬件的設計問題。
全書共分為七章。第1章概要介紹了FPGA知識。第2章介紹了Xilinx FPGA開發的常用軟件及一般的開發流程。第3章詳細講述了VHDL硬件描述語言。第4章討論了Xilinx FPGA開發中常用的IP核及其使用方法，并著重描述了時鐘管理IP核的參數配置。第3章和第4章的內容是Xilinx FPGA開發的基礎。第5章講述了Xilinx FPGA的相關硬件設計方法，并給出了參考電路。第6章和第7章是實驗部分，包括程序設計實驗和FPGA邏輯設計實驗。
本書是在Xilinx公司大學計劃的支持下完成的，內容淺顯易懂，簡潔精煉，實驗可操作性強，是Xilinx FPGA開發的入門教材，可作為高等院校電子類和通信類各專業本科生、研究生EDA課程的教材。
Xilinx FPGA 設計基礎(VHDL版)(含光盤) 目錄
第1章 緒論
1.1 邏輯器件概述
1.2 可編程邏輯器件PLD的發展歷程
1.3 FPGA的特點
1.4 CPLD/FPGA的基本結構
1.4.1 CPLD的基本結構
1.4.2 FPGA 的基本結構
1.4.3 CPLD與FPGA 比較
1.5 Xilinx FPGA產品介紹
1.5.1 Xilinx 公司概述
1.5.2 Xlinx FPGA產品
第2章 開發軟件與開發流程
2.1 開發軟件簡介
2.1.1 ISE開發軟件簡介
2.1.2 ISE9.1i的安裝
2.1.3 ModelSim仿真軟件簡介
2.2 一個簡單的開發項目
2.3 開發軟件使用進階
2.3.1 ISE9.1i集成開發環境界面
2.3.2 設計輸入
2.3.3 設計綜合
2.3.4 功能仿真
2.3.5 工程實現
2.3.6 時序仿真
2.3.7 器件配置
第3章 VHDL硬件描述語言
3.1 VHDL的歷史和概況
3.2 VHDL基本設計思想
3.3 VHDL語言設計的基本單元
3.3.1 實體
3.3.2 構造體
3.3.3 配置
3.3.4 包集合
3.3.5 庫
3.4 VHDL語言的對象和數據類型
3.4.1 VHDL語言的對象類型
3.4.2 VHDL語言的數據類型
3.4.3 不同數據類型之間的轉換
3.5 VHDL語言運算操作符
3.6 VHDL語言的描述語句
3.6.1 有關規則和基本語句
3.6.2 并發描述語句
3.6.3 順序描述語句
3.6.4 其他語句
3.7 VHDL的層次結構設計
3.7.1 參數與參數配置
3.7.2 元件與元件例化
3.7.3 generate語句
3.7.4 子程序（Subprogram）
3.7.5 VHDL的行為級建模與RTL建模
3.8 有限狀態機（FSM）
3.8.1 有限狀態機（FSM）
3.8.2 一個FSM的RTL代碼實例
第4章 Xilinx IP核
4.1 Xilinx的IP介紹
4.2 Xilinx IP配置工具及使用方法
4.3 時鐘管理IP
4.3.1 DCM模塊
4.3.2 DCM的使用方法
第5章 FPGA的配置和電源設計
5.1 FPGA的配置
5.1.1 FPGA的配置引腳
5.1.2 FPGA的配置模式
5.1.3 FPGA的配置流程
5.1.4 FPGA的配置電路
5.2 FPGA的電源設計
5.2.1 FPGA的電源指標
5.2.2 FPGA的功耗估計
5.2.3 FPGA的電源解決方案
第6章 VHDL程序設計實驗
6.1 實驗一 層次化工程的創建
6.2 實驗二 仿真測試平臺的創建
6.3 實驗三 存儲器和記錄類型實驗
6.4 實驗四 n比特計數器及RTL驗證實驗
6.5 實驗五 比較器實驗
6.6 實驗六 算術邏輯單元實驗
6.7 實驗七 狀態機實驗
6.8 實驗八 計數器實驗
6.9 實驗九 IP核應用實驗
6.10 實驗十 數字時鐘管理IP核實驗
第7章 FPGA邏輯設計實驗
7.1 實驗一 熟悉Xilinx開發工具
7.2 實驗二 結構體生成向導和PACE
7.3 實驗三 全局時鐘約束實驗
7.4 實驗四 綜合技巧實驗
7.5 實驗五 IP核生成實驗
7.6 實驗六 Chipscope調試實驗
附錄A VHDL關鍵字
附錄B VHDL中的運算操作符
附錄C VHDL中的描述語句及用法
附錄D VHDL中的屬性定義
附錄E IEEE的標準庫
參考文獻
1.1 邏輯器件概述
1.2 可編程邏輯器件PLD的發展歷程
1.3 FPGA的特點
1.4 CPLD/FPGA的基本結構
1.4.1 CPLD的基本結構
1.4.2 FPGA 的基本結構
1.4.3 CPLD與FPGA 比較
1.5 Xilinx FPGA產品介紹
1.5.1 Xilinx 公司概述
1.5.2 Xlinx FPGA產品
第2章 開發軟件與開發流程
2.1 開發軟件簡介
2.1.1 ISE開發軟件簡介
2.1.2 ISE9.1i的安裝
2.1.3 ModelSim仿真軟件簡介
2.2 一個簡單的開發項目
2.3 開發軟件使用進階
2.3.1 ISE9.1i集成開發環境界面
2.3.2 設計輸入
2.3.3 設計綜合
2.3.4 功能仿真
2.3.5 工程實現
2.3.6 時序仿真
2.3.7 器件配置
第3章 VHDL硬件描述語言
3.1 VHDL的歷史和概況
3.2 VHDL基本設計思想
3.3 VHDL語言設計的基本單元
3.3.1 實體
3.3.2 構造體
3.3.3 配置
3.3.4 包集合
3.3.5 庫
3.4 VHDL語言的對象和數據類型
3.4.1 VHDL語言的對象類型
3.4.2 VHDL語言的數據類型
3.4.3 不同數據類型之間的轉換
3.5 VHDL語言運算操作符
3.6 VHDL語言的描述語句
3.6.1 有關規則和基本語句
3.6.2 并發描述語句
3.6.3 順序描述語句
3.6.4 其他語句
3.7 VHDL的層次結構設計
3.7.1 參數與參數配置
3.7.2 元件與元件例化
3.7.3 generate語句
3.7.4 子程序（Subprogram）
3.7.5 VHDL的行為級建模與RTL建模
3.8 有限狀態機（FSM）
3.8.1 有限狀態機（FSM）
3.8.2 一個FSM的RTL代碼實例
第4章 Xilinx IP核
4.1 Xilinx的IP介紹
4.2 Xilinx IP配置工具及使用方法
4.3 時鐘管理IP
4.3.1 DCM模塊
4.3.2 DCM的使用方法
第5章 FPGA的配置和電源設計
5.1 FPGA的配置
5.1.1 FPGA的配置引腳
5.1.2 FPGA的配置模式
5.1.3 FPGA的配置流程
5.1.4 FPGA的配置電路
5.2 FPGA的電源設計
5.2.1 FPGA的電源指標
5.2.2 FPGA的功耗估計
5.2.3 FPGA的電源解決方案
第6章 VHDL程序設計實驗
6.1 實驗一 層次化工程的創建
6.2 實驗二 仿真測試平臺的創建
6.3 實驗三 存儲器和記錄類型實驗
6.4 實驗四 n比特計數器及RTL驗證實驗
6.5 實驗五 比較器實驗
6.6 實驗六 算術邏輯單元實驗
6.7 實驗七 狀態機實驗
6.8 實驗八 計數器實驗
6.9 實驗九 IP核應用實驗
6.10 實驗十 數字時鐘管理IP核實驗
第7章 FPGA邏輯設計實驗
7.1 實驗一 熟悉Xilinx開發工具
7.2 實驗二 結構體生成向導和PACE
7.3 實驗三 全局時鐘約束實驗
7.4 實驗四 綜合技巧實驗
7.5 實驗五 IP核生成實驗
7.6 實驗六 Chipscope調試實驗
附錄A VHDL關鍵字
附錄B VHDL中的運算操作符
附錄C VHDL中的描述語句及用法
附錄D VHDL中的屬性定義
附錄E IEEE的標準庫
參考文獻
展開全部
書友推薦
- >
自卑與超越
- >
羅庸西南聯大授課錄
- >
有舍有得是人生
- >
二體千字文
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
姑媽的寶刀
- >
巴金－再思錄
- >
中國歷史的瞬間
本類暢銷
