中圖網(wǎng)小程序
一鍵登錄
更方便
本類五星書更多>
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(下)
-
>
基于個性化設(shè)計策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機(jī)車概要.交流傳動內(nèi)燃.電力機(jī)車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問題與脈絡(luò)
專用集成電路 版權(quán)信息
- ISBN：9787121040368
- 條形碼：9787121040368 ; 978-7-121-04036-8
- 裝幀：簡裝本
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
專用集成電路 內(nèi)容簡介
本書是一本有關(guān)專用集成電路(ASIC)的綜合性和權(quán)威性書籍。書中講述了VLSI系統(tǒng)設(shè)計的*新方法。利用商業(yè)化工具以及預(yù)先設(shè)計好的單元庫已使得ASIC設(shè)計成為速度*快、成本*低而且錯誤*少的一種IC設(shè)計方法，因而ASIC和ASIC設(shè)計方法已迅速在工業(yè)界的各個應(yīng)用領(lǐng)域得到推廣。
本書介紹了半定制和可編程的ASIC。在對每種ASIC類型的數(shù)字邏輯設(shè)計與物理特性的基本原理進(jìn)行描述后，討論了ASIC邏輯設(shè)計——設(shè)計輸入、邏輯綜合、仿真以及測試，并進(jìn)一步講述了相應(yīng)的物理設(shè)計——劃分、平面布圖規(guī)劃、布局以及布線。此外，本書對ASIC設(shè)計中涉及到的各種知識以及必需的工作都有詳盡論述。
專用集成電路 目錄
第1章 ASIC介紹
1.1 ASIC類型
1.2 設(shè)計流程
1.3 舉例分析
1.4 ASIC經(jīng)濟(jì)學(xué)
1.5 ASIC單元庫
1.6 小結(jié)
1.7 習(xí)題
1.8 參考書目提要
1.9 參考資料
第2章 CMOS邏輯
2.1 CMOS晶體管
2.2 CMOS工藝
2.3 CMOS設(shè)計規(guī)則
2.4 組合邏輯單元
2.5 時序邏輯單元
2.6 數(shù)據(jù)通路邏輯單元
2.7 I/O單元
2.8 單元編譯器
2.9 小結(jié)
2.10 習(xí)題
2.11 參考書目提要
2.12 參考資料
第3章 ASIC庫設(shè)計
3.1 晶體管電阻
3.2 晶體管寄生電容
3.3 邏輯作用力
3.4 庫單元設(shè)計
3.5 庫結(jié)構(gòu)
3.6 門陣列設(shè)計
3.7 標(biāo)準(zhǔn)單元設(shè)計
3.8 數(shù)據(jù)通路單元設(shè)計
3.9 小結(jié)
3.10 習(xí)題
3.11 參考書目
3.12 參考資料
第4章 可編程ASIC
4.1 反熔絲
4.2 靜態(tài)RAM
4.3 EPROM和EEPROM工藝
4.4 實(shí)際問題
4.5規(guī)范說明
4.6 PREP基準(zhǔn)程序
4.7 FPGA經(jīng)濟(jì)學(xué)
4.8 小結(jié)
4.9 習(xí)題
4.10參考書目提要
4.11參考資料
第5章 可編程ASIC邏輯單元
5.1 ActelACT
5.2 XilinxLCA
5.3 AlteraFLEX
5.4 AlteraMAX
5.5 小結(jié)
5.6 習(xí)題
5.7參考書目提要
5.8參考資料
第6章 可編程ASICI／0單元
6.1 DC輸出
6.2 AC輸出
6.3 DC輸入
6.4 AC輸入
6.5 時鐘輸入
6.6 電源輸人
6.7 XilinxI／O功能塊
6.8 其他I／O單元
6.9 小結(jié)
6.10習(xí)題
6.11參考書目提要
6.12參考資料
第7章 可編程ASIC的互連
第8章 可編程ASIC設(shè)計軟件
第9章 低層次設(shè)計輸入
第10章 VHDL
第11章 Verilog HDL
第12章 邏輯綜合
第13章 信真
第14章 測試
第15章 ASIC結(jié)構(gòu)
第16章 布圖規(guī)劃和布局
第17章 布線
附錄 A
附錄 B
譯后記
1.1 ASIC類型
1.2 設(shè)計流程
1.3 舉例分析
1.4 ASIC經(jīng)濟(jì)學(xué)
1.5 ASIC單元庫
1.6 小結(jié)
1.7 習(xí)題
1.8 參考書目提要
1.9 參考資料
第2章 CMOS邏輯
2.1 CMOS晶體管
2.2 CMOS工藝
2.3 CMOS設(shè)計規(guī)則
2.4 組合邏輯單元
2.5 時序邏輯單元
2.6 數(shù)據(jù)通路邏輯單元
2.7 I/O單元
2.8 單元編譯器
2.9 小結(jié)
2.10 習(xí)題
2.11 參考書目提要
2.12 參考資料
第3章 ASIC庫設(shè)計
3.1 晶體管電阻
3.2 晶體管寄生電容
3.3 邏輯作用力
3.4 庫單元設(shè)計
3.5 庫結(jié)構(gòu)
3.6 門陣列設(shè)計
3.7 標(biāo)準(zhǔn)單元設(shè)計
3.8 數(shù)據(jù)通路單元設(shè)計
3.9 小結(jié)
3.10 習(xí)題
3.11 參考書目
3.12 參考資料
第4章 可編程ASIC
4.1 反熔絲
4.2 靜態(tài)RAM
4.3 EPROM和EEPROM工藝
4.4 實(shí)際問題
4.5規(guī)范說明
4.6 PREP基準(zhǔn)程序
4.7 FPGA經(jīng)濟(jì)學(xué)
4.8 小結(jié)
4.9 習(xí)題
4.10參考書目提要
4.11參考資料
第5章 可編程ASIC邏輯單元
5.1 ActelACT
5.2 XilinxLCA
5.3 AlteraFLEX
5.4 AlteraMAX
5.5 小結(jié)
5.6 習(xí)題
5.7參考書目提要
5.8參考資料
第6章 可編程ASICI／0單元
6.1 DC輸出
6.2 AC輸出
6.3 DC輸入
6.4 AC輸入
6.5 時鐘輸入
6.6 電源輸人
6.7 XilinxI／O功能塊
6.8 其他I／O單元
6.9 小結(jié)
6.10習(xí)題
6.11參考書目提要
6.12參考資料
第7章 可編程ASIC的互連
第8章 可編程ASIC設(shè)計軟件
第9章 低層次設(shè)計輸入
第10章 VHDL
第11章 Verilog HDL
第12章 邏輯綜合
第13章 信真
第14章 測試
第15章 ASIC結(jié)構(gòu)
第16章 布圖規(guī)劃和布局
第17章 布線
附錄 A
附錄 B
譯后記
展開全部
書友推薦
- >
名家?guī)阕x魯迅:朝花夕拾
- >
名家?guī)阕x魯迅:故事新編
- >
小考拉的故事-套裝共3冊
- >
二體千字文
- >
煙與鏡
- >
莉莉和章魚
- >
史學(xué)評論
- >
企鵝口袋書系列·偉大的思想20:論自然選擇(英漢雙語)
本類暢銷
