掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
Verilog-HDL工程實踐入門 版權信息
- ISBN：781077655X
- 條形碼：9787810776554 ; 978-7-81077-655-4
- 裝幀：簡裝本
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
Verilog-HDL工程實踐入門 本書特色
本書從實踐的角度出發，全面介紹了硬件描述語言Verilog-HDL。通過與具體電路實驗的結合，使讀者能夠輕松地掌握Verilog-HDL的語法、結構、功能及其簡單應用。此外，本書還附帶一張特色光盤：網頁形式、學習方便；視頻效果、直觀生動；文檔齊全、設計快捷；源碼驗證、保你成功！
Verilog-HDL工程實踐入門 內容簡介
本書從實踐的角度出發，全面介紹了硬件描述語言Verilog－HDL。通過與具體電路實驗的結合，使讀者能夠輕松掌握Verilog-HDL的語法、結構、功能及其簡單應用。
Verilog-HDL工程實踐入門 目錄
第1章硬件描述語言
1.1什么是硬件描述語言HDL
1.2基本邏輯電路的Verilog-HDL描述
1.2.1“與”門邏輯電路的描述
1.2.2“與非”門邏輯電路的描述
1.2.3“非”門邏輯電路的描述
1.2.4“或”門邏輯電路的描述一
1.2.5“或非”門邏輯電路的描述
1.2.6緩沖器邏輯電路的描述
1.3邏輯仿真
1.3.1頂層模塊的編寫
1.3.2寄存器類型定義
1.3.3線網類型定義
1.3.4底層模塊的調用
1.3.5輸入端口波形的描述
1.3.6二“與”門邏輯電路的邏輯仿真結果
第2章仿真器的獲取、安裝及運行
2.1通過網站獲取和安裝ISEWebPACKModelSimXE仿真器
2.2一個*簡單的仿真實例
第3章組合邏輯電路
3.1數據選擇器
3.1.12-1數據選擇器
3.1.22-1數據選擇器的Verilog-HDL描述
3.1.34-1數據選擇器
3.1.44-1數據選擇器的Verilog-HDL描述
3.1.5條件操作符的使用方法
3.1.6數據選擇器的行為描述方式
3.1.7Case語句的使用方法
3.1.8Lelse語句的使用方法
3.1.9function函數的使用方法
3.1.10用于仿真的頂層模塊
3.1.11數據選擇器的邏輯仿真結果
3.2數據比較器
3.2.1*簡單的數據判斷方法
3.2.22位數據比較器
3.2.32位數據比較器的Verilog-HDL描述
3.2.42位數據比較器的邏輯仿真結果
3.2.5數據比較器的數據寬度擴展
3.2.64位數據比較器的Verilog—HDL描述
3.2.74位數據比較器的邏輯仿真結果
3.3編碼器
3.3.12位二進制編碼器
3.3.22位二進制編碼器的Verilog-HDL描述
3.3.32位二進制編碼器的邏輯仿真結果
3.4譯碼器
3.4.1BCD碼譯碼器
3.4.2非完全描述的邏輯函數和邏輯表達式的簡化
3.4.3BCD碼譯碼器的Verilog-HDL描述
3.4.4BCD碼譯碼器的邏輯仿真結果
第4章觸發器
……
第5章時序邏輯電路
……
第6章基于Verilog-HDL的硬件電路的實現
……
第7章硬件開發應具備的條件
……
第8章硬件基本單元的設計
……
第9章應用系統的設計與實現
……
附錄光盤內容簡介及使用說明
參考文獻
1.1什么是硬件描述語言HDL
1.2基本邏輯電路的Verilog-HDL描述
1.2.1“與”門邏輯電路的描述
1.2.2“與非”門邏輯電路的描述
1.2.3“非”門邏輯電路的描述
1.2.4“或”門邏輯電路的描述一
1.2.5“或非”門邏輯電路的描述
1.2.6緩沖器邏輯電路的描述
1.3邏輯仿真
1.3.1頂層模塊的編寫
1.3.2寄存器類型定義
1.3.3線網類型定義
1.3.4底層模塊的調用
1.3.5輸入端口波形的描述
1.3.6二“與”門邏輯電路的邏輯仿真結果
第2章仿真器的獲取、安裝及運行
2.1通過網站獲取和安裝ISEWebPACKModelSimXE仿真器
2.2一個*簡單的仿真實例
第3章組合邏輯電路
3.1數據選擇器
3.1.12-1數據選擇器
3.1.22-1數據選擇器的Verilog-HDL描述
3.1.34-1數據選擇器
3.1.44-1數據選擇器的Verilog-HDL描述
3.1.5條件操作符的使用方法
3.1.6數據選擇器的行為描述方式
3.1.7Case語句的使用方法
3.1.8Lelse語句的使用方法
3.1.9function函數的使用方法
3.1.10用于仿真的頂層模塊
3.1.11數據選擇器的邏輯仿真結果
3.2數據比較器
3.2.1*簡單的數據判斷方法
3.2.22位數據比較器
3.2.32位數據比較器的Verilog-HDL描述
3.2.42位數據比較器的邏輯仿真結果
3.2.5數據比較器的數據寬度擴展
3.2.64位數據比較器的Verilog—HDL描述
3.2.74位數據比較器的邏輯仿真結果
3.3編碼器
3.3.12位二進制編碼器
3.3.22位二進制編碼器的Verilog-HDL描述
3.3.32位二進制編碼器的邏輯仿真結果
3.4譯碼器
3.4.1BCD碼譯碼器
3.4.2非完全描述的邏輯函數和邏輯表達式的簡化
3.4.3BCD碼譯碼器的Verilog-HDL描述
3.4.4BCD碼譯碼器的邏輯仿真結果
第4章觸發器
……
第5章時序邏輯電路
……
第6章基于Verilog-HDL的硬件電路的實現
……
第7章硬件開發應具備的條件
……
第8章硬件基本單元的設計
……
第9章應用系統的設計與實現
……
附錄光盤內容簡介及使用說明
參考文獻
展開全部
Verilog-HDL工程實踐入門 作者簡介
常曉明，工學博士，教授，博士生導師，現在太原理工大學計算機與軟件學院執教，同時任該校教務處處長。1985-1989年，1996-2000年兩次赴日本信州大學留學長達8年，分別獲得工學碩士和工學博士學位。主要從事的研究領域：計算機監控系統，檢測技術與自動化裝置。1986-2004年先后完成了20余項科研課題及工程項目，目前還承擔山西省自然科學基金和回國留學人員基金等多項課題。在國內外各種學術期刊和會議上共發表論文40余篇，并有出版的學術專著和專利。常曉明教授為山西省自然科學基金項目評委、山西省電子應用專家委員會委員、日本博士國際協同研究所(DIC)主任研究員、日本信州大學工學部國際研究者、日本信州大學協若研究室研究員，還兼任省自然科學基金項目評委，《今日電子》雜志編委、第四屆中國煤炭教育協會高等教育分會委員、《中國大學教學》雜志特約審稿人等多項社會職務。
書友推薦
- >
我與地壇
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
- >
史學評論
- >
伊索寓言-世界文學名著典藏-全譯本
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
有舍有得是人生
- >
月亮虎
本類暢銷
