掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
嵌入式系統原理及應用:基于Cortex-A8處理器內核:微課版 版權信息
- ISBN：9787302640257
- 條形碼：9787302640257 ; 978-7-302-64025-7
- 裝幀：平裝-膠訂
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
嵌入式系統原理及應用:基于Cortex-A8處理器內核:微課版 本書特色
本書從嵌入式系統的基礎知識入手，詳細闡述了嵌入式處理器體系架構，并結合32位ARM Cortex-A8內核展開說明。 Cortex-A8內核片內資源和接口豐富，能夠實現大多數常用功能，且基于該內核的實驗平臺較多。
本書側重嵌入式芯片硬件接口原理及應用，以SUMSUNG的S5PPV210這款Cortex-A8處理器芯片開發的基本方法和流程實例入手，讓讀者和學生可以盡快實現一個微控制器的基本系統，提高動手能力。
本書提供知識點的微課視頻講解，引導讀者和學生牢固軟硬件基礎，深入思考，從實現簡單功能到設計開發復雜應用。
嵌入式系統原理及應用:基于Cortex-A8處理器內核:微課版 內容簡介
本書首先從讀者身邊的嵌入式系統引入嵌入式系統的定義、應用、特點，從處理器和操作系統兩個不同的角度回顧嵌入式系統的發展過程，并展望未來的發展趨勢。然后從嵌入式系統組成的基礎知識出發，介紹嵌入式系統從設計到開發中可能面臨的問題和方法，列舉了開發環境和開發工具。接下來，詳細介紹ARM系列的微處理器技術，并以基于ARM CortexA8內核的S5PV210處理器芯片為載體，介紹嵌入式系統的硬件接口和編程方法，包括GPIO接口、異常和中斷、脈寬調制定時器、看門狗定時器、實時時鐘、內存控制器、ADC和觸摸屏復用接口的原理及應用編程，以及存儲系統管理、啟動過程和重定位的原理及相關程序。本書選取當前針對ARM處理器常用的集成開發工具RVDS介紹編程實例。 本書結構合理、內容翔實，原理講解和芯片手冊結合，希望能夠引導學生掌握嵌入式系統的相關理論知識，同時培養學生具有查閱芯片說明和手冊的能力。本書中的知識點結合編程實例，并在每章后留有練習題。 本書可作為高等院校計算機、物聯網、電子信息、集成電路及電氣自動化等專業本科生“嵌入式系統原理及應用”“嵌入式系統體系結構 ”“嵌入式系統設計與開發”等課程的教材或參考書，也可作為嵌入式系統硬件接口原理應用和開發人員的工具書。
嵌入式系統原理及應用:基于Cortex-A8處理器內核:微課版 目錄
第 一 部 分
第1章嵌入式系統概述3
1.1嵌入式系統定義3
1.2嵌入式系統應用4
1.3嵌入式系統特點6
1.4嵌入式系統發展7
1.4.1嵌入式處理器發展7
1.4.2嵌入式操作系統發展10
1.4.3嵌入式系統未來發展趨勢14
1.5本章小結16
1.6練習16
第2章嵌入式系統設計與開發17
2.1嵌入式系統組成17
2.1.1嵌入式系統硬件層18
2.1.2嵌入式系統中間層22
2.1.3軟件層23
2.2嵌入式系統設計與開發23
2.2.1嵌入式系統設計流程24
2.2.2平臺選擇26
2.3嵌入式系統開發過程27
2.4嵌入式系統開發環境和開發工具29
2.5追蹤和調試30
2.6嵌入式系統設計與開發中的其他問題32
2.7本章小結34
2.8練習34
第 二 部 分
第3章ARM處理器技術37
3.1處理器體系結構37
3.1.1體系結構概述37
3.1.2流水線技術38
3.1.3尋址和存儲器設計41
3.1.4RISC和CISC的區別42
3.2ARM處理器體系結構43
3.2.1ARM簡介43
3.2.2ARM體系結構版本44
3.2.3ARM體系結構下處理器系列48
3.3ARM CortexA8內核51
3.3.1CortexA8概述52
3.3.2CortexA8處理器模式和狀態55
3.3.3CortexA8寄存器組織56
3.3.4CortexA8存儲器數據類型64
3.3.5CortexA8 存儲器格式 65
3.3.6CortexA8 存儲器系統 65
3.3.7CortexA8協處理器68
3.4ARM CortexA8 異常處理69
3.4.1異常處理方式69
3.4.2CortexA8異常處理73
3.4.3CortexA8異常種類74
3.5三星S5PV210處理器75
3.5.1S5PV210整體結構75
3.5.2S5PV210內存地址83
3.6本章小結85
3.7練習85
第4章ARM CortexA8匯編指令86
4.1ARM指令集86
4.1.1指令的基本格式87
4.1.2存儲器訪問指令88
4.1.3ARM數據處理指令92
4.1.4分支跳轉指令99
4.1.5協處理器指令100
4.1.6中斷指令109
4.1.7程序狀態寄存器訪問指令110
4.1.8其他特殊指令111
4.2Thumb指令集112
4.3ARM CortexA8尋址方式114
4.4ARM處理器偽指令和偽操作117
4.4.1偽指令117
4.4.2偽操作119
4.5ARM匯編程序規范126
4.5.1ARM匯編語言格式126
4.5.2ARM匯編語言中的符號127
4.5.3ARM匯編語言中的表達式129
4.6ARM處理器編程132
4.6.1ARM編程中的文件格式132
4.6.2ARM處理器編程實例133
4.7本章小結135
4.8練習136
第 三 部 分
第5章GPIO端口編程139
5.1S5PV210封裝和引腳139
5.2S5PV210的GPIO功能159
5.2.1S5PV210的GPIO分組 159
5.2.2S5PV210的GPIO端口的復用功能 160
5.2.3S5PV210的GPIO端口電源域 161
5.3S5PV210的GPIO寄存器161
5.4GPIO編程實例163
5.5本章小結164
5.6練習164
第6章通信接口165
6.1通用異步收發傳送接口165
6.1.1UART接口概念165
6.1.2RS232物理層標準166
6.1.3S5PV210的UART169
6.1.4S5PV210的UART相關寄存器175
6.1.5S5PV210的UART編程179
6.2I2C接口181
6.2.1I2C接口概念181
6.2.2S5PV210的I2C總線接口186
6.2.3S5PV210的I2C相關寄存器187
6.2.4S5PV210的I2C總線工作模式189
6.2.5S5PV210的I2C編程191
6.3SPI接口192
6.3.1SPI接口概念192
6.3.2S5PV210的SPI接口194
6.3.3S5PV210的SPI相關寄存器196
6.3.4S5PV210的SPI編程198
6.4本章小結199
6.5練習199
第7章異常和中斷200
7.1中斷控制概述200
7.2軟件中斷201
7.2.1軟件中斷原理201
7.2.2軟件中斷編程201
7.3硬件中斷204
7.4矢量中斷控制器205
7.4.1VIC中斷編號206
7.4.2VIC相關寄存器210
7.5中斷源信號產生214
7.5.1外部中斷源與VIC關系214
7.5.2外部中斷源信號產生214
7.5.3外部中斷相關寄存器215
7.6CPU中斷處理過程219
7.6.1CPSR與VIC關系219
7.6.2處理器中斷處理過程220
7.6.3中斷處理編程221
7.7本章小結226
7.8練習226
第8章定時器227
8.1S5PV210的時鐘體系227
8.2PWM定時器228
8.2.1PWM定時器概念228
8.2.2S5PV210的PWM定時器228
8.2.3S5PV210 PWM定時器相關寄存器233
8.2.4S5PV210 PWM定時器編程236
8.3看門狗定時器237
8.3.1看門狗定時器概念237
8.3.2S5PV210 的看門狗定時器237
8.3.3S5PV210 看門狗定時器相關寄存器238
8.3.4S5PV210看門狗定時器編程239
8.4RTC240
8.4.1RTC概念240
8.4.2S5PV210的RTC240
8.4.3S5PV210 RTC相關寄存器242
8.4.4S5PV210 RTC編程244
8.5本章小結246
8.6練習246
第9章存儲管理247
9.1存儲系統247
9.1.1S5PV210的啟動過程 248
9.1.2iCache控制 251
9.1.3重定位代碼 252
9.2DRAM控制器253
9.2.1DRAM控制器概述 253
9.2.2DRAM控制器相關寄存器 255
9.2.3DRAM初始化和重定位編程 258
9.3SROM控制器264
9.4OneNAND控制器264
9.5NAND Flash控制器266
9.5.1NAND Flash控制器概述 266
9.5.2NAND Flash控制器相關寄存器 266
9.5.3NAND Flash編程 269
9.6外部總線接口270
9.7本章小結272
9.8練習272
第10章ADC和觸摸屏接口273
10.1ADC概述273
10.2觸摸屏概述276
10.3S5PV210的ADC和觸摸屏接口278
10.3.1S5PV210 ADC和觸摸屏界面概述278
10.3.2S5PV210 ADC和觸摸屏接口操作279
10.4S5PV210的ADC和觸摸屏接口寄存器281
10.5ADC編程283
10.6本章小結285
10.7練習286
參考文獻287
第1章嵌入式系統概述3
1.1嵌入式系統定義3
1.2嵌入式系統應用4
1.3嵌入式系統特點6
1.4嵌入式系統發展7
1.4.1嵌入式處理器發展7
1.4.2嵌入式操作系統發展10
1.4.3嵌入式系統未來發展趨勢14
1.5本章小結16
1.6練習16
第2章嵌入式系統設計與開發17
2.1嵌入式系統組成17
2.1.1嵌入式系統硬件層18
2.1.2嵌入式系統中間層22
2.1.3軟件層23
2.2嵌入式系統設計與開發23
2.2.1嵌入式系統設計流程24
2.2.2平臺選擇26
2.3嵌入式系統開發過程27
2.4嵌入式系統開發環境和開發工具29
2.5追蹤和調試30
2.6嵌入式系統設計與開發中的其他問題32
2.7本章小結34
2.8練習34
第 二 部 分
第3章ARM處理器技術37
3.1處理器體系結構37
3.1.1體系結構概述37
3.1.2流水線技術38
3.1.3尋址和存儲器設計41
3.1.4RISC和CISC的區別42
3.2ARM處理器體系結構43
3.2.1ARM簡介43
3.2.2ARM體系結構版本44
3.2.3ARM體系結構下處理器系列48
3.3ARM CortexA8內核51
3.3.1CortexA8概述52
3.3.2CortexA8處理器模式和狀態55
3.3.3CortexA8寄存器組織56
3.3.4CortexA8存儲器數據類型64
3.3.5CortexA8 存儲器格式 65
3.3.6CortexA8 存儲器系統 65
3.3.7CortexA8協處理器68
3.4ARM CortexA8 異常處理69
3.4.1異常處理方式69
3.4.2CortexA8異常處理73
3.4.3CortexA8異常種類74
3.5三星S5PV210處理器75
3.5.1S5PV210整體結構75
3.5.2S5PV210內存地址83
3.6本章小結85
3.7練習85
第4章ARM CortexA8匯編指令86
4.1ARM指令集86
4.1.1指令的基本格式87
4.1.2存儲器訪問指令88
4.1.3ARM數據處理指令92
4.1.4分支跳轉指令99
4.1.5協處理器指令100
4.1.6中斷指令109
4.1.7程序狀態寄存器訪問指令110
4.1.8其他特殊指令111
4.2Thumb指令集112
4.3ARM CortexA8尋址方式114
4.4ARM處理器偽指令和偽操作117
4.4.1偽指令117
4.4.2偽操作119
4.5ARM匯編程序規范126
4.5.1ARM匯編語言格式126
4.5.2ARM匯編語言中的符號127
4.5.3ARM匯編語言中的表達式129
4.6ARM處理器編程132
4.6.1ARM編程中的文件格式132
4.6.2ARM處理器編程實例133
4.7本章小結135
4.8練習136
第 三 部 分
第5章GPIO端口編程139
5.1S5PV210封裝和引腳139
5.2S5PV210的GPIO功能159
5.2.1S5PV210的GPIO分組 159
5.2.2S5PV210的GPIO端口的復用功能 160
5.2.3S5PV210的GPIO端口電源域 161
5.3S5PV210的GPIO寄存器161
5.4GPIO編程實例163
5.5本章小結164
5.6練習164
第6章通信接口165
6.1通用異步收發傳送接口165
6.1.1UART接口概念165
6.1.2RS232物理層標準166
6.1.3S5PV210的UART169
6.1.4S5PV210的UART相關寄存器175
6.1.5S5PV210的UART編程179
6.2I2C接口181
6.2.1I2C接口概念181
6.2.2S5PV210的I2C總線接口186
6.2.3S5PV210的I2C相關寄存器187
6.2.4S5PV210的I2C總線工作模式189
6.2.5S5PV210的I2C編程191
6.3SPI接口192
6.3.1SPI接口概念192
6.3.2S5PV210的SPI接口194
6.3.3S5PV210的SPI相關寄存器196
6.3.4S5PV210的SPI編程198
6.4本章小結199
6.5練習199
第7章異常和中斷200
7.1中斷控制概述200
7.2軟件中斷201
7.2.1軟件中斷原理201
7.2.2軟件中斷編程201
7.3硬件中斷204
7.4矢量中斷控制器205
7.4.1VIC中斷編號206
7.4.2VIC相關寄存器210
7.5中斷源信號產生214
7.5.1外部中斷源與VIC關系214
7.5.2外部中斷源信號產生214
7.5.3外部中斷相關寄存器215
7.6CPU中斷處理過程219
7.6.1CPSR與VIC關系219
7.6.2處理器中斷處理過程220
7.6.3中斷處理編程221
7.7本章小結226
7.8練習226
第8章定時器227
8.1S5PV210的時鐘體系227
8.2PWM定時器228
8.2.1PWM定時器概念228
8.2.2S5PV210的PWM定時器228
8.2.3S5PV210 PWM定時器相關寄存器233
8.2.4S5PV210 PWM定時器編程236
8.3看門狗定時器237
8.3.1看門狗定時器概念237
8.3.2S5PV210 的看門狗定時器237
8.3.3S5PV210 看門狗定時器相關寄存器238
8.3.4S5PV210看門狗定時器編程239
8.4RTC240
8.4.1RTC概念240
8.4.2S5PV210的RTC240
8.4.3S5PV210 RTC相關寄存器242
8.4.4S5PV210 RTC編程244
8.5本章小結246
8.6練習246
第9章存儲管理247
9.1存儲系統247
9.1.1S5PV210的啟動過程 248
9.1.2iCache控制 251
9.1.3重定位代碼 252
9.2DRAM控制器253
9.2.1DRAM控制器概述 253
9.2.2DRAM控制器相關寄存器 255
9.2.3DRAM初始化和重定位編程 258
9.3SROM控制器264
9.4OneNAND控制器264
9.5NAND Flash控制器266
9.5.1NAND Flash控制器概述 266
9.5.2NAND Flash控制器相關寄存器 266
9.5.3NAND Flash編程 269
9.6外部總線接口270
9.7本章小結272
9.8練習272
第10章ADC和觸摸屏接口273
10.1ADC概述273
10.2觸摸屏概述276
10.3S5PV210的ADC和觸摸屏接口278
10.3.1S5PV210 ADC和觸摸屏界面概述278
10.3.2S5PV210 ADC和觸摸屏接口操作279
10.4S5PV210的ADC和觸摸屏接口寄存器281
10.5ADC編程283
10.6本章小結285
10.7練習286
參考文獻287
展開全部
嵌入式系統原理及應用:基于Cortex-A8處理器內核:微課版 作者簡介
王蕊，博士，煙臺大學電子系副教授，主要從事信號處理、計算機視覺等方面的研究工作，主持過國家自然科學基金、山東省自然科學基金，以第一作者發表SCI、EI論文10余篇，參編國家級教材2部，主講嵌入式系統原理及應用課程。
書友推薦
- >
史學評論
- >
詩經-先民的歌唱
- >
經典常談
- >
我與地壇
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
莉莉和章魚
- >
唐代進士錄
- >
回憶愛瑪儂
本類暢銷
