掃一掃
關(guān)注中圖網(wǎng)
官方微博
嵌入式系統(tǒng)設(shè)計 版權(quán)信息
- ISBN：9787302605195
- 條形碼：9787302605195 ; 978-7-302-60519-5
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>
嵌入式系統(tǒng)設(shè)計 本書特色
(1) 對嵌入系統(tǒng)設(shè)計的知識模塊進(jìn)行高度總結(jié)概括，突出知識模塊的框架結(jié)構(gòu)、關(guān)鍵內(nèi)容、知識脈絡(luò)以及與其他模塊的相互聯(lián)系，從工程實(shí)踐的角度介紹知識應(yīng)用的一般方法，增強(qiáng)可擴(kuò)展性和指導(dǎo)性。 (2) 突出介紹SOPC和NIOS II軟核的開發(fā)應(yīng)用，以及先進(jìn)的EDA工具，體現(xiàn)嵌入式系統(tǒng)設(shè)計的特點(diǎn)和發(fā)展，選擇主流實(shí)驗(yàn)平臺作為支撐。 (3) 根據(jù)“嵌入式系統(tǒng)設(shè)計”課程教學(xué)實(shí)際，將嵌入式系統(tǒng)軟件開發(fā)環(huán)境、硬件編程語言、硬件平臺及設(shè)計實(shí)訓(xùn)項(xiàng)目有機(jī)融合，實(shí)現(xiàn)嵌入式系統(tǒng)設(shè)計實(shí)現(xiàn)的全流程介紹，突出實(shí)踐特色。 (4) 實(shí)踐內(nèi)容與理論教學(xué)內(nèi)容緊密結(jié)合，解決實(shí)踐項(xiàng)目難以實(shí)施，技術(shù)實(shí)現(xiàn)路線不清晰的問題，由淺入深，便于課堂教學(xué)和課后自學(xué)。 (5) 新形態(tài)教材，配套資源豐富，包括PPT、源代碼、微課視頻等教學(xué)資源，可掃描書中二維碼下載或觀看。 理論實(shí)踐雙軌驅(qū)動、全新設(shè)計的實(shí)踐項(xiàng)目、軟硬件實(shí)現(xiàn)高效翔實(shí)。 配套：PPT +源代碼+微課視頻+實(shí)踐項(xiàng)目
嵌入式系統(tǒng)設(shè)計 內(nèi)容簡介
本書以FPGA為硬件平臺的嵌入式系統(tǒng)設(shè)計是現(xiàn)代電子技術(shù)研究和應(yīng)用的熱點(diǎn)領(lǐng)域之一。為了使電類相關(guān)專業(yè)的本科高年級學(xué)生和研究生能夠提高電子系統(tǒng)綜合設(shè)計水平，了解基于FPGA的嵌入式系統(tǒng)設(shè)計實(shí)現(xiàn)的一般方法和基礎(chǔ)知識，本書遵循由系統(tǒng)到單元的研究方法，以典型單元應(yīng)用電路為例，通過實(shí)驗(yàn)的手段研究FPGA的應(yīng)用開發(fā)技術(shù)。主要介紹基于FPGA的EDA基本概念和基本原理；Verilog HDL語言基本知識；FPGA開發(fā)流程中的編譯、綜合、仿真、適配、布局布線以及調(diào)試等環(huán)節(jié)；SOPC的基本概念及初步開發(fā)技術(shù)等內(nèi)容。 本書適用于嵌入式系統(tǒng)設(shè)計課程以及電子技術(shù)EDA相關(guān)課程，在使用過程中可根據(jù)學(xué)生所學(xué)專業(yè)和教學(xué)層次進(jìn)行裁剪和內(nèi)容調(diào)整，也可以作為電子技術(shù)工程設(shè)計人員的參考書。
嵌入式系統(tǒng)設(shè)計 目錄
第1章嵌入式系統(tǒng)概述
1.1嵌入式系統(tǒng)簡介
1.2嵌入式處理器的類型及應(yīng)用
1.2.1ARM處理器
1.2.2DSP
1.2.3FPGA
1.3可編程邏輯器件的基本結(jié)構(gòu)
1.4嵌入式系統(tǒng)設(shè)計流程
1.5嵌入式系統(tǒng)在信息化裝備中的應(yīng)用
1.5.1無人戰(zhàn)車視覺圖像采集與處理系統(tǒng)
1.5.2遠(yuǎn)程火箭炮火控系統(tǒng)
第2章嵌入式系統(tǒng)開發(fā)環(huán)境
2.1嵌入式系統(tǒng)開發(fā)EDA工具
2.1.1Quartus Ⅱ開發(fā)環(huán)境
2.1.2ISE開發(fā)環(huán)境
2.1.3Quartus Ⅱ與ISE的比較和選擇
2.2Quartus Ⅱ開發(fā)環(huán)境基本知識
2.2.1Quartus Ⅱ設(shè)計流程和集成工具
2.2.2Quartus Ⅱ用戶界面
2.3設(shè)計輸入
2.3.1建立工程
2.3.2輸入方式
2.4約束輸入
2.4.1使用分配編輯器
2.4.2使用引腳規(guī)劃器
2.4.3使用Settings對話框
2.5綜合
2.5.1使用Quartus Ⅱ集成的綜合工具
2.5.2使用其他EDA綜合工具
2.5.3使用RTL查看器和狀態(tài)機(jī)查看器分析綜合結(jié)果
2.6布局布線
2.6.1設(shè)置Fitter選項(xiàng)
2.6.2設(shè)置物理綜合優(yōu)化選項(xiàng)
2.6.3通過反標(biāo)保留分配
2.7仿真
2.7.1Quartus Ⅱ仿真器設(shè)置
2.7.2功能仿真與時序仿真
2.8編程和配置
2.8.1建立編程文件
2.8.2器件編程和配置
2.9Quartus Ⅱ軟件開發(fā)過程
2.9.1原理圖輸入文件的建立
2.9.2圖表模塊輸入
2.9.3原理圖設(shè)計流程
第3章Verilog HDL初步
3.1硬件描述語言簡介
3.1.1概述
3.1.2Verilog HDL
3.1.3VHDL
3.1.4Verilog HDL與VHDL的比較
3.2Verilog HDL的語法規(guī)則
3.2.1詞法規(guī)定
3.2.2邏輯值集合
3.2.3常量及其表示
3.2.4變量的數(shù)據(jù)類型
3.2.5Verilog HDL運(yùn)算符
3.2.6賦值語句
3.3Verilog HDL基礎(chǔ)與程序結(jié)構(gòu)
3.3.1模塊
3.3.2時延
3.3.3常用語句
3.3.4系統(tǒng)任務(wù)和函數(shù)
3.3.5編譯指令
3.4Verilog HDL的建模
3.4.1門級元件
3.4.2數(shù)據(jù)流建模
3.4.3行為級建模
3.4.4結(jié)構(gòu)化建模
3.4.5混合設(shè)計描述方式
3.5基于Verilog HDL的數(shù)字電路基本設(shè)計
3.5.1簡單組合邏輯設(shè)計
3.5.2簡單時序邏輯電路的設(shè)計
3.5.3利用條件語句實(shí)現(xiàn)較復(fù)雜的時序邏輯電路
3.5.4設(shè)計時序邏輯時采用阻塞賦值與非阻塞賦值的區(qū)別
3.5.5用always塊實(shí)現(xiàn)較復(fù)雜的組合邏輯電路
3.5.6在Verilog HDL 中使用函數(shù)
3.5.7在Verilog HDL中使用任務(wù)
3.5.8利用有限狀態(tài)機(jī)進(jìn)行復(fù)雜時序邏輯的設(shè)計
3.5.9利用狀態(tài)機(jī)的嵌套實(shí)現(xiàn)層次結(jié)構(gòu)化設(shè)計
3.5.10通過模塊之間的調(diào)用實(shí)現(xiàn)自頂向下的設(shè)計
第4章嵌入式系統(tǒng)硬件基礎(chǔ)
4.1嵌入式器件及開發(fā)技術(shù)發(fā)展趨勢
4.1.1FPGA與CPLD的比較
4.1.2下一代可編程邏輯設(shè)計技術(shù)展望
4.1.3EDA設(shè)計方法發(fā)展趨勢
4.2FPGA系統(tǒng)設(shè)計基礎(chǔ)
4.2.1Altera FPGA/CPLD的結(jié)構(gòu)
4.2.2FPGA設(shè)計工具
4.2.3FPGA設(shè)計流程
4.2.4FPGA與其他嵌入式處理器的協(xié)同處理系統(tǒng)設(shè)計
4.3嵌入式系統(tǒng)電路板設(shè)計
4.3.1信號完整性
4.3.2電源完整性設(shè)計
4.3.3功耗分析和熱設(shè)計
4.3.4高速PCB設(shè)計注意事項(xiàng)
第5章SOPC技術(shù)
5.1SOPC硬件開發(fā)環(huán)境及硬件開發(fā)流程
5.2Nios Ⅱ IDE集成開發(fā)環(huán)境
5.3SOPC Builder設(shè)計流程
5.4Nios Ⅱ體系結(jié)構(gòu)
5.4.1Nios Ⅱ處理器系統(tǒng)
5.4.2AvalonMM總線架構(gòu)
5.5Nios Ⅱ系統(tǒng)典型應(yīng)用
5.6DSP Builder工具
5.6.1DSP Builder設(shè)計流程
5.6.2DSP Builder與SOPC Builder一起構(gòu)建系統(tǒng)
5.7Avalon總線規(guī)范
5.7.1Avalon總線
5.7.2Avalon交換結(jié)構(gòu)
5.7.3Avalon互連規(guī)范基本概念
5.7.4Avalon總線信號
5.7.5Avalon的中斷與復(fù)位信號
5.8SOPC軟件設(shè)計流程和方法
5.8.1SOPC Builder簡介
5.8.2SOPC Builder設(shè)計流程
5.9IP核
5.9.1IP的概念
5.9.2Altera IP核
5.9.3Altera IP核在設(shè)計中的作用
5.9.4使用Altera IP核
第6章嵌入式系統(tǒng)設(shè)計實(shí)訓(xùn)
6.1嵌入式系統(tǒng)開發(fā)環(huán)境基本操作
6.2數(shù)字器件（計數(shù)器）EDA設(shè)計
6.3數(shù)字鎖相環(huán)設(shè)計
6.4字符LCD液晶顯示控制
6.5高速A/D數(shù)據(jù)采集和高速D/A接口實(shí)驗(yàn)
6.6矩陣鍵盤控制接口
6.7正弦信號發(fā)生器設(shè)計
6.8AIC23語音采集處理系統(tǒng)實(shí)驗(yàn)
6.9SOPC標(biāo)準(zhǔn)系統(tǒng)硬件平臺的定制
6.10直流電機(jī)直流脈寬調(diào)制(PWM)實(shí)驗(yàn)
附錄ABICEEDA/SOPC IEELS實(shí)驗(yàn)開發(fā)平臺簡介
附錄BUSB Blaster下載器的安裝
參考文獻(xiàn)
展開全部
嵌入式系統(tǒng)設(shè)計 作者簡介
郎賓，陸軍工程大學(xué)石家莊校區(qū)教研室主任。長期從事電工電子及信息技術(shù)方向的教學(xué)和科研工作；講授實(shí)驗(yàn)電子學(xué)、可編程控制器原理與應(yīng)用、高頻電子線路等課程。獲校級教學(xué)成果一等獎1項(xiàng)，三等獎2項(xiàng)。 韓國棟，湖南科技學(xué)院副教授。主講現(xiàn)代電路系統(tǒng)設(shè)計、嵌入式系統(tǒng)設(shè)計及數(shù)字邏輯等課程，出版教材9部，獲軍隊(duì)及院校級教學(xué)成果獎3項(xiàng)，獲全軍科技進(jìn)步二等獎2項(xiàng)，三等獎11項(xiàng)。 馮長江，陸軍工程大學(xué)石家莊校區(qū)教授、碩導(dǎo)。長期從事電子測量的教學(xué)和科研工作；講授實(shí)驗(yàn)電子學(xué)、電工電子實(shí)驗(yàn)、電子工藝技術(shù)基礎(chǔ)等課程。曾擔(dān)任軍隊(duì)院校電工電子教學(xué)聯(lián)席會委員，出版教材4部。 濮霞，陸軍工程大學(xué)石家莊校區(qū)教師。長期從事電子信息技術(shù)與應(yīng)用方面的教學(xué)和科研工作。講授實(shí)驗(yàn)電子學(xué)、嵌入式系統(tǒng)設(shè)計等課程。出版教材5部，主編專著4部，獲軍隊(duì)及院校級教學(xué)成果獎6項(xiàng)。
書友推薦
- >
名家?guī)阕x魯迅:朝花夕拾
- >
山海經(jīng)
- >
羅庸西南聯(lián)大授課錄
- >
自卑與超越
- >
月亮與六便士
- >
月亮虎
- >
隨園食單
- >
李白與唐代文化
本類暢銷
