掃一掃
關(guān)注中圖網(wǎng)
官方微博
EDA技術(shù)及其應(yīng)用(第三版) 版權(quán)信息
- ISBN：9787030701350
- 條形碼：9787030701350 ; 978-7-03-070135-0
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>
EDA技術(shù)及其應(yīng)用(第三版) 內(nèi)容簡介
本書采用教、學(xué)、做相結(jié)合的教學(xué)模式，以提高實(shí)際工程應(yīng)用能力為目的，通過實(shí)例引入，深入淺出地介紹EDA技術(shù)、Verilog硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識，并給出豐富的EDA設(shè)計實(shí)例，使讀者通過學(xué)習(xí)本書并完成推薦的實(shí)訓(xùn)，能初步了解和掌握EDA的基本內(nèi)容及實(shí)用技術(shù)。 本書共6章，主要內(nèi)容包括概述、原理圖輸入法邏輯電路設(shè)計技術(shù)、應(yīng)用Verilog HDL設(shè)計數(shù)字系統(tǒng)、Verilog HDL設(shè)計技術(shù)深入、宏功能模塊使用方法和實(shí)用狀態(tài)機(jī)設(shè)計技術(shù)。各章都給出了教學(xué)目標(biāo)，并安排了相應(yīng)的習(xí)題和有較強(qiáng)針對性的實(shí)訓(xùn)項目。 本書實(shí)用性強(qiáng)，可作為高等職業(yè)教育電子信息類、通信類、自動化類、計算機(jī)類等相關(guān)專業(yè)的教材，也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。
EDA技術(shù)及其應(yīng)用(第三版) 目錄
第1章 概述
1 1 EDA技術(shù)
1 2 EDA技術(shù)應(yīng)用對象
1 3 硬件描述語言HDL
1 4 EDA技術(shù)的優(yōu)勢
1 5 面向FPGA的EDA開發(fā)流程
1 5 1 設(shè)計輸入
1 5 2 綜合
1 5 3 適配(布線布局)
1 5 4 仿真
1 6 可編程邏輯器件
1 6 1 PLD的分類
1 6 2 PROM可編程原理
1 6 3 GAL
1 7 CPLD的結(jié)構(gòu)與可編程原理
1 8 FPGA的結(jié)構(gòu)與工作原理
1 8 1 查找表邏輯結(jié)構(gòu)
1 8 2 Cyclone Ⅲ/Ⅳ/10 LP系列器件的結(jié)構(gòu)與原理
1 9 硬件測試技術(shù)
1 9 1 內(nèi)部邏輯測試
1 9 2 JTAG邊界掃描測試
1 10 FPGA/CPLD產(chǎn)品概述
1 10 1 Lattice公司的PLD器件
1 10 2 Intel(原Altera)公司的PLD器件
1 10 3 Xilinx公司的PLD器件
1 10 4 MicroChip(原MicroSemi)公司的PLD器件
1 10 5 Intel公司的FPGA配置方式與配置器件
1 10 6 國產(chǎn)FPGA器件
1 11 編程與配置
1 12 Quartus
1 13 IP核
1 14 EDA的發(fā)展趨勢
習(xí)題
第2章 原理圖輸入法邏輯電路設(shè)計技術(shù)
2 1 原理圖輸入設(shè)計方法的特點(diǎn)
2 2 或非門設(shè)計任務(wù)
2 3 數(shù)字頻率計設(shè)計任務(wù)導(dǎo)入
2 4 原理圖輸入方式基本設(shè)計流程
2 4 1 建立工作庫文件夾和存盤原理圖空文件
2 4 2 創(chuàng)建工程
2 4 3 功能簡要分析
2 4 4 編譯前設(shè)置
2 4 5 全程編譯
2 4 6 時序仿真測試電路功能
2 5 引腳設(shè)置和編程下載
2 5 1 引腳鎖定
2 5 2 配置文件下載
2 5 3 AS模式直接編程配置器件
2 5 4 JTAG間接模式編程配置器件
2 5 5 USB Blaster編程配置器安裝方法
2 6 層次化設(shè)計
2 7 6位十進(jìn)制頻率計設(shè)計
2 7 1 時序控制器設(shè)計
2 7 2 頂層電路設(shè)計與測試
習(xí)題
實(shí)訓(xùn)項目
2 1 用原理圖輸入法設(shè)計8位全加器
2 2 用原理圖輸入法設(shè)計頻率計
2 3 計時系統(tǒng)設(shè)計
第3章 應(yīng)用Verilog HDL設(shè)計數(shù)字系統(tǒng)
3 1 組合電路的Verilog描述和設(shè)計
3 1 1 2選1多路選擇器設(shè)計任務(wù)導(dǎo)入
3 1 2 2選1多路選擇器的Verilog描述和設(shè)計
3 1 3 4選1多路選擇器設(shè)計任務(wù)導(dǎo)入
3 1 4 4選1多路選擇器的Verilog描述和設(shè)計
3 1 5 4選1多路選擇器的數(shù)據(jù)流描述方式
3 1 6 4選1多路選擇器的if語句描述方式
3 1 7 2 4譯碼器設(shè)計任務(wù)導(dǎo)入
3 1 8 全加器設(shè)計任務(wù)導(dǎo)入
3 1 9 加法器的Verilog描述和設(shè)計
3 2 時序電路的Verilog描述和設(shè)計
3 2 1 邊沿觸發(fā)型觸發(fā)器設(shè)計任務(wù)導(dǎo)入
3 2 2 邊沿觸發(fā)型觸發(fā)器的Verilog描述和設(shè)計
3 2 3 電平觸發(fā)型鎖存器設(shè)計任務(wù)導(dǎo)入
3 2 4 電平觸發(fā)型鎖存器的Verilog描述
3 2 5 含異步復(fù)位/時鐘使能型觸發(fā)器設(shè)計任務(wù)導(dǎo)入
3 2 6 含異步復(fù)位/時鐘使能型觸發(fā)器的Verilog描述
3 2 7 同步復(fù)位型觸發(fā)器設(shè)計任務(wù)導(dǎo)入
3 2 8 同步復(fù)位型觸發(fā)器的Verilog描述和設(shè)計
3 2 9 異步復(fù)位型鎖存器設(shè)計任務(wù)導(dǎo)入
3 2 10 異步復(fù)位型鎖存器的Verilog描述和設(shè)計
3 2 11 Verilog的時鐘過程表述的特點(diǎn)和規(guī)律
3 2 12 異步時序模塊的Verilog描述
3 3 計數(shù)器的Verilog描述和設(shè)計
3 3 1 4位二進(jìn)制計數(shù)器設(shè)計任務(wù)導(dǎo)入
3 3 2 4位二進(jìn)制計數(shù)器的Verilog表述和設(shè)計
3 3 3 功能更全面的計數(shù)器設(shè)計
3 4 分頻器的Verilog描述和設(shè)計
3 4 1 偶數(shù)分頻器設(shè)計任務(wù)導(dǎo)入
3 4 2 偶數(shù)分頻器的Verilog表述和設(shè)計
3 5 Verilog的描述風(fēng)格
3 5 1 RTL描述
3 5 2 行為描述
3 5 3 數(shù)據(jù)流描述
3 5 4 結(jié)構(gòu)描述
3 6 基于HDL文本輸入的硬件設(shè)計技術(shù)
3 6 1 編輯和輸入設(shè)計文件
3 6 2 創(chuàng)建工程和全程編譯前約束項目設(shè)置
3 6 3 全程綜合與編譯
3 6 4 仿真測試
3 6 5 RTL圖觀察器應(yīng)用
3 6 6 引腳鎖定
3 6 7 利用引腳屬性定義方式鎖定引腳
3 7 嵌入式邏輯分析儀使用方法
習(xí)題
實(shí)訓(xùn)項目
3 1 計數(shù)器設(shè)計
3 2 多路選擇器設(shè)計
3 3 十六進(jìn)制7段數(shù)碼顯示譯碼器設(shè)計
3 4 移位相加型8位硬件乘法器設(shè)計
第4章 Verilog HDL設(shè)計技術(shù)深入
4 1 過程中的兩類賦值語句
4 1 1 阻塞式賦值語句
4 1 2 非阻塞式賦值語句
4 1 3 深入認(rèn)識阻塞式賦值和非阻塞式賦值的特點(diǎn)
4 2 過程語句結(jié)構(gòu)總結(jié)
4 3 移位寄存器設(shè)計
4 3 1 含同步預(yù)置功能的移位寄存器設(shè)計
4 3 2 模式可控的移位寄存器設(shè)計
4 3 3 使用移位操作符設(shè)計移位寄存器
4 4 乘法器設(shè)計任務(wù)及相關(guān)語句應(yīng)用
4 4 1 參數(shù)定義關(guān)鍵詞parameter
4 4 2 整數(shù)型寄存器類型定義
4 4 3 for語句用法
4 4 4 repeat語句用法
4 4 5 while語句用法
4 5 if語句一般用法
4 6 三態(tài)與雙向端口設(shè)計
4 6 1 三態(tài)控制電路設(shè)計
4 6 2 雙向端口設(shè)計
4 6 3 三態(tài)總線控制電路設(shè)計
4 7 半整數(shù)與奇數(shù)分頻電路設(shè)計
4 8 文字規(guī)則
4 9 操作符
習(xí)題
實(shí)訓(xùn)項目
4 1 半整數(shù)與奇數(shù)分頻器設(shè)計
4 2 VGA彩條信號顯示控制電路設(shè)計
4 3 4×4陣列鍵盤信號檢測電路設(shè)計
4 4 串行靜態(tài)顯示控制電路設(shè)計
第5章 宏功能模塊使用方法
5 1 基于LPM模塊的計數(shù)器設(shè)計
5 1 1 計數(shù)器LPM模塊文本文件的調(diào)用
5 1 2 LPM計數(shù)器程序與參數(shù)傳遞語句
5 1 3 創(chuàng)建工程與仿真測試
5 2 流水線乘法累加器設(shè)計
5 2 1 LPM加法器模塊設(shè)置
5 2 2 LPM乘法器模塊設(shè)置
5 2 3 仿真乘法累加器
5 2 4 乘法器的Verilog文本表述和相關(guān)屬性設(shè)置
5 3 LPM_RAM模塊的設(shè)置
5 3 1 初始化文件生成
5 3 2 LPM_RAM設(shè)置和調(diào)用
5 3 3 測試LPM_RAM
5 3 4 存儲器的Verilog文本描述及相關(guān)屬性應(yīng)用
5 4 LPM_ROM的定制和使用
5 4 1 LPM_ROM定制和測試
5 4 2 LPM存儲器模塊替代設(shè)置
5 4 3 正弦信號發(fā)生器設(shè)計
5 4 4 硬件實(shí)現(xiàn)和測試
5 5 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用
5 6 嵌入式鎖相環(huán)ALTPLL調(diào)用
5 6 1 嵌入式鎖相環(huán)參數(shù)設(shè)置
5 6 2 鎖相環(huán)調(diào)用注意事項
5 7 DDS實(shí)現(xiàn)原理與應(yīng)用
5 7 1 DDS原理
5 7 2 DDS信號發(fā)生器設(shè)計
習(xí)題
實(shí)訓(xùn)項目
5 1 查表式硬件運(yùn)算器設(shè)計
5 2 正弦信號發(fā)生器設(shè)計
5 3 基于Verilog表述的頻率計設(shè)計
5 4 DDS正弦信號發(fā)生器設(shè)計
5 5 移相信號發(fā)生器設(shè)計
5 6 VGA簡單圖像顯示控制模塊設(shè)計
5 7 樂曲硬件演奏電路設(shè)計
5 8 數(shù)碼掃描顯示電路設(shè)計
第6章 實(shí)用狀態(tài)機(jī)設(shè)計技術(shù)
6 1 Verilog狀態(tài)機(jī)的一般形式
6 1 1 狀態(tài)機(jī)的特點(diǎn)與優(yōu)勢
6 1 2 Verilog狀態(tài)機(jī)的一般結(jié)構(gòu)
6 1 3 初始控制與表述
6 2 Moore型狀態(tài)機(jī)設(shè)計
6 2 1 多過程結(jié)構(gòu)型狀態(tài)機(jī)
6 2 2 序列檢測器及其狀態(tài)機(jī)設(shè)計
6 3 Mealy型狀態(tài)機(jī)設(shè)計
6 4 不同編碼類型的狀態(tài)機(jī)
6 4 1 直接輸出型編碼
6 4 2 用宏定義語句定義狀態(tài)編碼
6 4 3 宏定義命令語句
6 4 4 順序編碼
6 4 5 一位熱碼編碼
6 4 6 狀態(tài)編碼設(shè)置
6 5 狀態(tài)機(jī)容錯技術(shù)
6 5 1 狀態(tài)導(dǎo)引法
6 5 2 狀態(tài)編碼監(jiān)測法
6 5 3 借助EDA工具自動生成安全狀態(tài)機(jī)
6 6 硬件數(shù)字技術(shù)排除毛刺
6 6 1 延時方式去毛刺
6 6 2 邏輯方式去毛刺
6 6 3 定時方式去毛刺
習(xí)題
實(shí)訓(xùn)項目
6 1 序列檢測器設(shè)計
6 2 ADC采樣控制電路設(shè)計
6 3 五功能智能邏輯筆設(shè)計
6 4 點(diǎn)陣型與字符型液晶顯示器驅(qū)動控制電路設(shè)計
6 5 硬件消抖動電路設(shè)計
6 6 數(shù)字彩色液晶顯示控制電路設(shè)計
6 7 PS2鍵盤控制模型電子琴電路設(shè)計
6 8 狀態(tài)機(jī)控制串/并轉(zhuǎn)換8數(shù)碼靜態(tài)顯示
附錄 EDA開發(fā)系統(tǒng)使用簡介
主要參考文獻(xiàn)
展開全部
書友推薦
- >
二體千字文
- >
小考拉的故事-套裝共3冊
- >
自卑與超越
- >
上帝之肋:男人的真實(shí)旅程
- >
唐代進(jìn)士錄
- >
大紅狗在馬戲團(tuán)-大紅狗克里弗-助人
- >
新文學(xué)天穹兩巨星--魯迅與胡適/紅燭學(xué)術(shù)叢書(紅燭學(xué)術(shù)叢書)
- >
姑媽的寶刀
本類暢銷
